公开(公告)号：CN102376538B

公开(公告)日：2015-06-17

申请号：CN201110031192.9

申请日：2011-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育贤 ,  傅依婷 ,  黄益民

IPC: H01L21/02 ,  H01L21/82 ,  H01L27/06

CPC classification number: H01L27/0629

Abstract: 本发明提供形成多晶硅电阻装置的方法以及半导体装置。在一实施例中，该方法包括在基板第一区形成虚设栅极堆叠，其中虚设栅极堆叠具有虚设栅极堆叠厚度。在基板第二区形成多晶硅电阻，其中多晶硅电阻具有多晶硅电阻厚度，此距离小于虚设栅极堆叠的厚度。在基板第一区中注入掺质以形成源极/漏极区。在多晶硅电阻中注入掺质。在虚设栅极堆叠及多晶硅电阻上形成层间介电层，使其平坦化，而暴露出虚设栅极堆叠而在多晶硅电阻上留下部分的层间介电层。以高介电常数金属栅极取代虚设栅极堆叠，并以层间介电层作为掩模，以保护多晶硅电阻。本发明可降低制造工艺的复杂性及花费。

公开(公告)号：CN102376538A

公开(公告)日：2012-03-14

申请号：CN201110031192.9

申请日：2011-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林育贤 ,  傅依婷 ,  黄益民

IPC: H01L21/02 ,  H01L21/82 ,  H01L27/06

CPC classification number: H01L27/0629

Abstract: 本发明提供形成多晶硅电阻装置的方法以及半导体装置。在一实施例中，该方法包括在基板第一区形成虚设栅极堆叠，其中虚设栅极堆叠具有虚设栅极堆叠厚度。在基板第二区形成多晶硅电阻，其中多晶硅电阻具有多晶硅电阻厚度，此距离小于虚设栅极堆叠的厚度。在基板第一区中注入掺质以形成源极/漏极区。在多晶硅电阻中注入掺质。在虚设栅极堆叠及多晶硅电阻上形成层间介电层，使其平坦化，而暴露出虚设栅极堆叠而在多晶硅电阻上留下部分的层间介电层。以高介电常数金属栅极取代虚设栅极堆叠，并以层间介电层作为掩模，以保护多晶硅电阻。本发明可降低制造工艺的复杂性及花费。

公开(公告)号：CN113130313A

公开(公告)日：2021-07-16

申请号：CN202011622803.2

申请日：2020-12-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温明璋 ,  张长昀 ,  陈耿尧 ,  戴振宇 ,  傅依婷

IPC: H01L21/28 ,  H01L21/306

Abstract: 本发明实施例涉及半导体装置的形成方法，说明具有可调栅极高度与有效电容的装置的制作方法。方法包括形成第一金属栅极堆叠于半导体基板的虚置区中，且第一金属栅极堆叠包括第一功函数金属层；形成第二金属栅极堆叠于半导体基板的主动装置区中，第二金属栅极堆叠包括第二功函数金属层，且第一功函数金属层与第二功函数金属层不同；以及采用含电荷的多个研磨纳米颗粒的研磨液进行化学机械研磨制程。含电荷的研磨纳米颗粒在主动装置区中的第一浓度与在虚置区中的第二浓度不同，造成主动装置区与虚置区中的研磨速率不同。化学机械研磨制程之后的第一金属栅极堆叠具有第一高度而第二金属栅极堆叠具有第二高度，且第一高度与第二高度不同。

公开(公告)号：CN110634799B

公开(公告)日：2022-04-08

申请号：CN201811354151.1

申请日：2018-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈亭纲 ,  黄泰钧 ,  傅依婷 ,  温明璋 ,  古淑瑗 ,  杨复凯 ,  李资良 ,  卢永诚

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。

公开(公告)号：CN110634799A

公开(公告)日：2019-12-31

申请号：CN201811354151.1

申请日：2018-11-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈亭纲 ,  黄泰钧 ,  傅依婷 ,  温明璋 ,  古淑瑗 ,  杨复凯 ,  李资良 ,  卢永诚

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本公开涉及用于形成半导体器件的方法以及半导体器件。一种方法包括：跨半导体区域上方形成第一和第二虚设栅极堆叠；形成ILD以将第一和第二虚设栅极堆叠嵌入其中；分别用第一和第二替换栅极堆叠替换第一和第二虚设栅极堆叠；执行第一刻蚀工艺以形成第一开口。移除第一替换栅极堆叠的一部分和第二替换栅极堆叠的一部分。该方法还包括：填充第一开口以形成电介质隔离区域；执行第二刻蚀工艺以形成第二开口，其中，ILD被刻蚀，并且电介质隔离区域暴露于第二开口；在第二开口中形成接触间隔件；并且在第二开口中填充接触插塞。接触插塞在接触间隔件的相对部分之间。

公开(公告)号：CN106711045A

公开(公告)日：2017-05-24

申请号：CN201610993412.9

申请日：2016-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张博钦 ,  王志豪 ,  杨凱傑 ,  洪士庭 ,  吴伟豪 ,  吴琬瑶 ,  傅依婷 ,  苏嘉伟 ,  萧怡瑄

IPC: H01L21/336 ,  H01L29/423

CPC classification number: H01L29/66545 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823842 ,  H01L21/823864 ,  H01L21/823878 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/66795 ,  H01L29/42372

Abstract: 一种切割金属栅极的方法，此方法包括在基板上形成第一鳍与第二鳍。此第一鳍具有第一栅极区域且此第二鳍具有第二栅极区域。此方法亦包括在此第一及第二栅极区域上形成金属栅极接线。此金属栅极接线从第一鳍延伸至第二鳍。此方法亦包括施加线切割以将金属栅极接线分为第一子金属栅极接线及第二子金属栅极接线，并且在线切割中形成隔离区域。

公开(公告)号：CN218004871U

公开(公告)日：2022-12-09

申请号：CN202221744456.5

申请日：2022-07-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴明园 ,  林大文 ,  傅依婷 ,  郑旭杰 ,  焦闵

IPC: H01L29/423 ,  H01L29/06 ,  H01L29/78

Abstract: 一种半导体结构，包含第一半导体鳍和第二半导体鳍，各包含设置于基底上方的半导体层的堆叠物；隔离部件位于第一半导体鳍与第二半导体鳍之间，且设置于基底上方；栅极堆叠物，位于第一半导体鳍与第二半导体鳍之间，且设置于隔离部件上方；以及栅极切割部件，将栅极堆叠物隔开为第一半导体鳍上方的第一部分及第二半导体鳍上方的第二部分，其中栅极切割部件的底表面通过栅极堆叠物中的孔洞接触隔离部件。