-
公开(公告)号：CN105990405B
公开(公告)日：2019-12-13
申请号：CN201510569372.0
申请日：2015-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 本发明公开了半导体结构，包括第一层、金属层和第二层。第一层包括凹进表面。金属层位于凹进表面的部分之上。第二层位于金属层之上并且由凹进表面限定。第二层包括顶面、第一侧面和第二侧面。关于金属层的蚀刻剂的蚀刻速率大于关于第二层的蚀刻剂的蚀刻速率。第二层的中间的第二层的厚度小于第一侧面或第二侧面处的第二层的厚度。本发明公开了制造半导体结构的方法。
-
公开(公告)号：CN104051501A
公开(公告)日：2014-09-17
申请号：CN201410006691.6
申请日：2014-01-07
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L23/3121 , H01L23/3192 , H01L23/562 , H01L23/585 , H01L27/14634
Abstract: 具体地，本发明提供了用于集成电路的一个或多个支撑结构和用于形成这种支撑结构的技术。支撑结构包括一个或多个沟槽结构，诸如环绕集成电路外围所形成的第一沟槽结构和第二沟槽结构。在一些实施例中，根据局部衬底蚀刻形成一个或多个沟槽结构，使得在衬底的区域内形成相应的沟槽结构。在一些实施例中，根据非连续的衬底蚀刻形成一个或多个沟槽结构，使得相应的沟槽结构包括通过衬底的分离区域间隔开的一个或多个沟槽部分。支撑结构减弱到达集成电路的应力能，并且有利于从集成电路释放工艺感生电荷。
-
公开(公告)号：CN100432293C
公开(公告)日：2008-11-12
申请号：CN200510070984.1
申请日：2005-05-19
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/2855 , H01L21/32051 , H01L28/60
Abstract: 本发明是有关于一种低温在基材上沉积金属薄膜的方法，适用于金属/绝缘体/金属(MIM)电容元件的制程中。利用小于270℃的沉积温度在基材上沉积金属薄膜，使该金属薄膜具有较佳的均匀性，并且可避免金属薄膜的晶粒形成结块，提高电容元件或是其他设有该金属薄膜的元件的运作完整性。此外本发明的金属薄膜可改善内在的崩溃电压。
-
公开(公告)号：CN1699624A
公开(公告)日：2005-11-23
申请号：CN200510070984.1
申请日：2005-05-19
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/2855 , H01L21/32051 , H01L28/60
Abstract: 本发明是有关于一种低温在基材上沉积金属薄膜的方法，适用于金属/绝缘体/金属(MIM)电容元件的制程中。利用小于270℃的沉积温度在基材上沉积金属薄膜，使该金属薄膜具有较佳的均匀性，并且可避免金属薄膜的晶粒形成结块，提高电容元件或是其他设有该金属薄膜的元件的运作完整性。此外本发明的金属薄膜可改善内在的崩溃电压。
-
公开(公告)号：CN106206313B
公开(公告)日：2020-03-20
申请号：CN201510321307.6
申请日：2015-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/324 , H01L29/06
Abstract: 本发明的一些实施例提供了制造半导体器件的方法，该方法包括：接收FinFET前体，该FinFET前体包括形成在隔离区域之间的鳍结构以及形成在鳍结构的一部分上方栅极结构，使得鳍结构的侧壁与栅极结构的栅极间隔件接触；图案化鳍结构，以包括从隔离区域突出的至少一个向上阶梯的图案；在鳍结构、隔离区域和栅极结构上方形成覆盖层；对FinFET前体执行退火工艺，以沿着向上阶梯形成至少两个位错；以及去除覆盖层。本发明还提供了半导体器件结构及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN109755320A
公开(公告)日：2019-05-14
申请号：CN201811325821.7
申请日：2018-11-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体器件包括具有第一区及第二区的半导体衬底、绝缘体、栅极堆叠结构、第一源极/漏极以及第二源极/漏极。第一及第二区分别包括至少一个第一半导体鳍及至少一个第二半导体鳍。第一半导体鳍的中间部分的宽度等于第一半导体鳍的端部部分的宽度。第二半导体鳍的中间部分的宽度小于第二半导体鳍的端部部分的宽度。绝缘体设置在半导体衬底上。第一与第二半导体鳍被绝缘体夹置。栅极堆叠结构位于第一半导体鳍的一部分及第二半导体鳍的一部分上。第一源极/漏极及第二源极/漏极分别覆盖第一半导体鳍的另一部分及第二半导体鳍的另一部分。
-
公开(公告)号：CN105990405A
公开(公告)日：2016-10-05
申请号：CN201510569372.0
申请日：2015-09-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 本发明公开了半导体结构，包括第一层、金属层和第二层。第一层包括凹进表面。金属层位于凹进表面的部分之上。第二层位于金属层之上并且由凹进表面限定。第二层包括顶面、第一侧面和第二侧面。关于金属层的蚀刻剂的蚀刻速率大于关于第二层的蚀刻剂的蚀刻速率。第二层的中间的第二层的厚度小于第一侧面或第二侧面处的第二层的厚度。本发明公开了制造半导体结构的方法。
-
公开(公告)号：CN104934451B
公开(公告)日：2018-12-07
申请号：CN201410222357.4
申请日：2014-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/146
Abstract: 本发明提供了一种或多种图像传感器和用于形成这些图像传感器的技术。一种图像传感器包括配置为检测光的光电二极管。该图像传感器包括校准区域，将该校准区域配置为检测用于图像再现的色彩电平，诸如将校准区域配置为检测黑电平的黑校准区域，该黑电平用于通过光电二极管阵列检测的图像。图像传感器包括在光电二极管阵列和校准区域上方形成的介电膜。为改进校准区域的精准度，将介电膜配置为平衡光电二极管和校准区域之间的应力。本发明也提供了用于图像传感器的介电膜。
-
公开(公告)号：CN104051501B
公开(公告)日：2017-03-01
申请号：CN201410006691.6
申请日：2014-01-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 具体地，本发明提供了用于集成电路的一个或多个支撑结构和用于形成这种支撑结构的技术。支撑结构包括一个或多个沟槽结构，诸如环绕集成电路外围所形成的第一沟槽结构和第二沟槽结构。在一些实施例中，根据局部衬底蚀刻形成一个或多个沟槽结构，使得在衬底的区域内形成相应的沟槽结构。在一些实施例中，根据非连续的衬底蚀刻形成一个或多个沟槽结构，使得相应的沟槽结构包括通过衬底的分离区域间隔开的一个或多个沟槽部分。支撑结构减弱到达集成电路的应力能，并且有利于从集成电路释放工艺感生电荷。
-
公开(公告)号：CN106206313A
公开(公告)日：2016-12-07
申请号：CN201510321307.6
申请日：2015-06-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/324 , H01L29/06
Abstract: 本发明的一些实施例提供了制造半导体器件的方法，该方法包括：接收FinFET前体，该FinFET前体包括形成在隔离区域之间的鳍结构以及形成在鳍结构的一部分上方栅极结构，使得鳍结构的侧壁与栅极结构的栅极间隔件接触；图案化鳍结构，以包括从隔离区域突出的至少一个向上阶梯的图案；在鳍结构、隔离区域和栅极结构上方形成覆盖层；对FinFET前体执行退火工艺，以沿着向上阶梯形成至少两个位错；以及去除覆盖层。本发明还提供了半导体器件结构及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.024 seconds)
