公开(公告)号：CN108807170A

公开(公告)日：2018-11-13

申请号：CN201810596945.2

申请日：2018-06-11

Applicant: 中国科学院微电子研究所

Inventor： 李俊杰 ,  吴振华 ,  张丹 ,  罗军 ,  王文武

IPC: H01L21/3065 ,  H01L21/3105 ,  H01L21/311 ,  H01L21/3205 ,  B82Y40/00

CPC classification number: H01L21/31111 ,  B82Y40/00 ,  H01L21/3065 ,  H01L21/31051 ,  H01L21/31116 ,  H01L21/32051

Abstract: 本申请公开了一种纳米线的制作方法，包括在衬底上沉积第一薄膜，并通过光刻以及刻蚀形成台阶结构，然后沉积第二薄膜，并通过等离子各向异性刻蚀在所述台阶结构旁边形成侧墙结构，接着沉积第三薄膜，并对第三薄膜进行平坦化直至露出第二薄膜为止，其中，第三薄膜的材料与第一薄膜的材料相同，最后对露出的第二薄膜进行选择性腐蚀，形成沟槽，利用待填充材料填充所述沟槽，并进行平坦化，得到待填充材料形成的纳米线。该方法采用普通的光刻、薄膜生长，并结合选择性腐蚀以及平坦化等技术，在不用先进蚀刻的情况下，实现了对纳米线的宽度和厚度的控制，并进一步实现了对纳米线截面形状的控制，满足了用户的需求。

公开(公告)号：CN105977169B

公开(公告)日：2018-08-28

申请号：CN201610353315.3

申请日：2016-05-25

Applicant: 环旭电子股份有限公司

Inventor： 简圣华

IPC: H01L21/56 ,  H01L23/552 ,  H01L23/31

CPC classification number: H01L23/552 ,  H01L21/2855 ,  H01L21/32051 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3121 ,  H01L2221/68381 ,  H01L2224/04105 ,  H01L2924/15313

Abstract: 本发明的封装体电磁防护层的制造方法，包括：a)将可热剥离的紫外线固化胶涂敷于可透光的基材上；b)将封装体置放于紫外线固化胶上，使得紫外线固化胶粘附于封装体的设有焊垫的一面；c)朝基材照射紫外线以固化紫外线固化胶；d)在封装体上形成电磁防护层；e)热剥离紫外线固化胶；由此，本发明通过紫外线固化胶来遮蔽封装体底面的焊垫，能够避免电磁防护层与焊垫发生桥接短路的可能性；另一方面，在紫外线固化胶热剥离的过程中，电磁防护层的受力是相对均匀且缓慢地发生，能够降低电磁防护层的剥落与碎屑。

公开(公告)号：CN108198816A

公开(公告)日：2018-06-22

申请号：CN201810150720.4

申请日：2014-10-30

Applicant: 意法半导体(鲁塞)公司

Inventor： F·拉罗萨 ,  S·尼埃尔 ,  J·德拉洛 ,  A·雷尼耶

IPC: H01L27/11521 ,  H01L27/11524 ,  H01L29/423 ,  H01L21/336 ,  H01L29/788 ,  G11C16/04 ,  G11C16/14 ,  H01L21/28 ,  H01L21/306 ,  H01L21/3205 ,  H01L21/3213

CPC classification number: H01L29/42328 ,  G11C16/0425 ,  G11C16/14 ,  H01L21/28273 ,  H01L21/30604 ,  H01L21/32051 ,  H01L21/32133 ,  H01L27/11521 ,  H01L27/11524 ,  H01L29/42336 ,  H01L29/66666 ,  H01L29/66825 ,  H01L29/7827 ,  H01L29/788 ,  H01L29/7881 ,  H01L29/7883 ,  H01L29/7885

Abstract: 本公开涉及一种包含非自对准水平和垂直控制栅极的存储器单元，其包括在被制作于衬底中的沟槽中延伸的垂直选择栅极、在衬底上方延伸的浮置栅极、以及在浮置栅极上方延伸的水平控制栅极，其中浮置栅极还在垂直选择栅极的一部分上方延伸非零重叠距离。主要应用于制作可由热电子注入编程的分栅式存储器单元。

公开(公告)号：CN105374662B

公开(公告)日：2018-06-08

申请号：CN201510412194.0

申请日：2015-07-14

Applicant: 株式会社日立国际电气

Inventor： 稻田哲明 ,  和田优一 ,  石坂光范 ,  平野光浩 ,  堀井贞义 ,  板谷秀治 ,  高野智 ,  竹林基成

IPC: H01L21/02 ,  H01L21/67 ,  H01L21/205

CPC classification number: C23C16/45551 ,  C23C16/34 ,  C23C16/45519 ,  C23C16/45591 ,  C23C16/4584 ,  H01L21/28562 ,  H01L21/32051

Abstract: 本发明涉及衬底处理装置、半导体器件的制造方法及衬底处理方法。本发明提供能对衬底均匀地供给高暴露量的气体、并且能以高生产量进行处理的技术。在处理室内被划分为形成第一处理气体气氛的第一处理区域和形成第二处理气体气氛的第二处理区域的衬底处理装置中，在其中的至少一个区域内，设置有：具有形成为管线状的开口部并向区域内进行气体供给的管线状气体供给部、和在开口部的周围从处理室的顶面朝向衬底侧突出的空隙保持部件。

公开(公告)号：CN105132979B

公开(公告)日：2018-05-08

申请号：CN201510296345.0

申请日：2015-06-02

Applicant: 朗姆研究公司

Inventor： 阿图·克里克斯

IPC: C25D7/12

CPC classification number: H01L23/528 ,  C23C18/161 ,  C23C18/1628 ,  C23C18/163 ,  C23C18/1632 ,  C23C18/1633 ,  C23C18/1653 ,  C23C18/1664 ,  C25D5/02 ,  C25D7/00 ,  C25D7/12 ,  H01L21/02021 ,  H01L21/288 ,  H01L21/2885 ,  H01L21/32051 ,  H01L21/3212 ,  H01L21/67196 ,  H01L21/67201 ,  H01L21/6723 ,  H01L21/76843 ,  H01L21/76873 ,  H01L21/76877 ,  H01L21/76879 ,  H01L23/53209 ,  H01L23/53238 ,  H01L23/53252 ,  H01L23/53266

Abstract: 本发明涉及用于优化电阻性衬底的电镀性能的晶片边缘的金属化，具体提供了一种用于电镀衬底的方法，该方法包括：提供衬底，所述衬底具有在所述衬底的顶表面上设置的导电层，所述衬底的所述顶表面具有边缘排除区和处理区；在使所述衬底旋转的同时引导无电沉积溶液流朝向所述边缘排除区，以在所述边缘排除区处的所述导电层上镀敷金属材料；使所述无电沉积溶液流持续一段时间，以在所述边缘排除区产生所述金属材料的增大了的厚度，其中所述金属材料的所述增大了的厚度减小在所述边缘排除区的所述金属材料的电阻；在所述金属材料上施加电触件，以及在向所述衬底的所述处理区上施加电镀溶液时，经由所述电触件施加电流到所述金属材料。

公开(公告)号：CN107591332A

公开(公告)日：2018-01-16

申请号：CN201610910128.0

申请日：2016-10-19

Applicant: 台湾积体电路制造股份有限公司 ,  陈敏璋

Inventor： 陈敏璋 ,  刘继文 ,  郑柏贤

IPC: H01L21/336 ,  H01L29/10

CPC classification number: H01L29/78696 ,  H01L21/32051 ,  H01L29/24 ,  H01L29/66742 ,  H01L29/66795 ,  H01L29/66969 ,  H01L29/7851 ,  H01L29/7866 ,  H01L29/78681

Abstract: 一种制造金属通道元件的方法，包含：形成金属层于基材上，金属层透过原子层沉积技术而形成且具有第一厚度；形成绝缘层于金属层上；形成栅极接触层于绝缘层上；处理已形成的栅极接触层、绝缘层与金属层以移除栅极接触层、绝缘层与金属层不位于源极-漏极区上的部分，金属层位于源极-漏极区上的剩余部分具有第二厚度，第二厚度小于第一厚度；以及形成源极与漏极金属接触于金属层的剩余部分。

公开(公告)号：CN102969347B

公开(公告)日：2017-11-21

申请号：CN201210098160.5

申请日：2012-04-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于雄飞 ,  周群渊 ,  李达元 ,  许光源 ,  许俊豪

IPC: H01L29/423 ,  H01L29/49 ,  H01L27/092 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L27/092 ,  H01L21/28088 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/32051 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/512 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7848

Abstract: 公开了一种具有金属栅极的半导体器件。具有金属栅极的示例性半导体器件包括：半导体衬底；位于半导体衬底上的源极和漏极部件；栅叠层，该栅叠层位于半导体衬底上方并被设置在源极和漏极部件之间。栅叠层包括：HK介电层，形成在半导体衬底上方；多个金属化合物阻挡层，形成在HK介电层的顶部上，其中，每个阻挡层都具有不同的化学成分；以及金属栅极层的叠层，沉积在多个阻挡层的上方。本发明还提供了一种提供具有多阻挡层的金属栅极器件的技术。

公开(公告)号：CN106972049A

公开(公告)日：2017-07-21

申请号：CN201611085233.1

申请日：2016-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 侯承浩 ,  许家玮 ,  于雄飞

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/324 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/28176 ,  H01L21/283 ,  H01L21/32051 ,  H01L21/32055 ,  H01L21/3215 ,  H01L29/0657 ,  H01L29/42356 ,  H01L29/4966 ,  H01L29/4975 ,  H01L29/51 ,  H01L29/517 ,  H01L29/66795 ,  H01L29/785 ,  H01L29/0688

Abstract: 一种共掺杂鳍式场效晶体管的方法及结构包括形成一栅极堆叠，以至少局部位于延伸自一基底的一鳍部上方。在各个不同的实施例中，一阻挡金属层沉积于栅极堆叠上方。进行一热氟处理，其形成一氟化层于阻挡金属层内，且氟化层具有多个氟原子。在一些实施例中，在形成氟化层之后，进行退火以驱入至少一些的氟原子于栅极堆叠内(驱入界面层及高介电常数介电层)，借以利用上述至少一些的氟原子共掺杂栅极堆叠。

公开(公告)号：CN102629626B

公开(公告)日：2017-03-01

申请号：CN201210025734.6

申请日：2012-01-31

Applicant: 瑞萨电子株式会社

Inventor： 新田恭也

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/28518 ,  H01L21/32051 ,  H01L21/76838 ,  H01L23/4824 ,  H01L23/485 ,  H01L23/5222 ,  H01L23/5283 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/1083 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/41775 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66659 ,  H01L29/7816 ,  H01L29/7835 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有改良特征的半导体器件。所述半导体器件包括LDMOS、与所述LDMOS的源极区域电耦合的源极插头、设置在所述源极插头上的源极配线、与所述LDMOS的漏极区域电耦合的漏极插头以及设置在所述漏极插头上的漏极配线。本发明设计了所述半导体器件的源极插头结构。所述半导体器件被构造成将所述漏极插头线性设置成沿Y方向延伸，所述源极插头包括多个以预定间隔沿所述Y方向排列的分离的源极插头。这样，所述源极插头的分离减少了所述源极插头与所述漏极插头之间的相对面积，由此可减少它们之间的寄生电容。

公开(公告)号：CN105849891A

公开(公告)日：2016-08-10

申请号：CN201480067772.5

申请日：2014-12-02

Applicant: 伊文萨思公司

Inventor： C·E·尤佐

IPC: H01L23/00

CPC classification number: H01L23/562 ,  H01L21/32051 ,  H01L21/78 ,  H01L22/12 ,  H01L24/03 ,  H01L24/05 ,  H01L24/06 ,  H01L2224/0345 ,  H01L2224/05124 ,  H01L2224/05181 ,  H01L2924/12042 ,  H01L2924/00

Abstract: 为了减少晶片的至少一个区域的翘曲，形成应力/翘曲管理层(810)以使现有翘曲过平衡并改变方向。例如，如果该区域的中间相对于该区域的边界向上膨胀，则该区域的中间可能变得向下膨胀，或反之亦然。然后对应力/翘曲管理层进行处理以减小过平衡。例如，可以在选定位置处将应力/管理层从晶片剥离，或者可以在该层中形成凹部，或者可以在该层中引起相变。在其他实施例中，该层是钽铝层，其可以使或可以不使翘曲过平衡；据信该层由于依赖晶相的应力而减少了翘曲，该应力动态地调节以适应温度变化，从而减少翘曲(可能通过热循环来保持晶片平整)。还提供了其他特征。