-
公开(公告)号：CN104465721B
公开(公告)日：2019-05-14
申请号：CN201410737773.8
申请日：2014-12-05
IPC分类号： H01L29/06 , H01L21/205
摘要： 本发明提供了一种碳化硅外延材料。所述碳化硅外延材料包括：N+碳化硅单晶衬底层，位于衬底下面的P+支撑层和位于衬底表面的N‑漂移层，其制备方法包括以下步骤：1、N+型衬底的准备；2、对N+型衬底的背面化学机械抛光；3、在背面进行P+支撑层的生长；4、N+型衬底正面的减薄；5、正面化学机械抛光；6、在正面进行N‑型漂移层的生长。相对于传统碳化硅外延材料而言，采用本发明提供的外延材料P+支撑层电阻率低并且均匀性高，满足高压器件的需求。同时，该外延材料缺陷少，制作方法简单，工艺重复性好，适合工业化生产。
-
公开(公告)号：CN104465721A
公开(公告)日：2015-03-25
申请号：CN201410737773.8
申请日：2014-12-05
IPC分类号： H01L29/06 , H01L21/205
摘要： 本发明提供了一种碳化硅外延材料。所述碳化硅外延材料包括：N+碳化硅单晶衬底层，位于衬底下面的P+支撑层和位于衬底表面的N-漂移层，其制备方法包括以下步骤：1、N+型衬底的准备；2、对N+型衬底的背面化学机械抛光；3、在背面进行P+支撑层的生长；4、N+型衬底正面的减薄；5、正面化学机械抛光；6、在正面进行N-型漂移层的生长。相对于传统碳化硅外延材料而言，采用本发明提供的外延材料P+支撑层电阻率低并且均匀性高，满足高压器件的需求。同时，该外延材料缺陷少，制作方法简单，工艺重复性好，适合工业化生产。
-
公开(公告)号：CN105006423B
公开(公告)日：2018-12-18
申请号：CN201510309579.4
申请日：2015-06-08
IPC分类号： H01L21/02
摘要： 本发明提供一种P型低偏角碳化硅外延片的制备方法，包括以下步骤：衬底的准备、在线刻蚀衬底、缓冲层的生长和外延层的生长，其中外延层的生长采用了“生长、刻蚀、吹拂、再生长”的方法。该方法在生长P型低偏角碳化硅外延片的过程中，有效地降低基面位错密度，减少腔体内沉积物，从而降低了由外来颗粒物引起的三角形缺陷，提高碳化硅外延材料的质量，加工成本低，适合工业化生产。
-
公开(公告)号：CN104934318B
公开(公告)日：2018-12-04
申请号：CN201510309592.X
申请日：2015-06-08
IPC分类号： H01L21/322 , H01L21/205 , H01L21/3065
摘要： 本发明提供一种N型低缺陷碳化硅外延片的制备方法，包括步骤：衬底的准备、在线刻蚀衬底、缓冲层的生长和外延层的生长，其中外延层的生长采用了“生长、刻蚀、吹拂、再生长”的方法。该方法有效地降低了基面位错密度，减少腔体内沉积物，降低了碳化硅外延片表面的缺陷密度，提高了碳化硅外延材料的质量；且其适合范围广，加工成本低，适合工业化生产。
-
公开(公告)号：CN104505338A
公开(公告)日：2015-04-08
申请号：CN201410814598.8
申请日：2014-12-24
CPC分类号： H01L21/02052 , H01L21/02096
摘要： 本发明涉及碳化硅晶片清洗技术领域，特别是一种碳化硅晶片外延前预清洗方法。本发明提供的碳化硅外延预清洗包括：将选择的碳化硅衬底浸入到的H2SO4和H2O2配成的溶液中煮沸后用去离子水冲洗；再次将衬底浸入到的NaOH和Na2O2熔融混合溶液中煮沸，去离子水冲洗后烘干，备用。基于本发明提供的碳化硅衬底经过外延后基面位错密度降低到100/cm2以下，并且方法简单，工艺重复性好，适合工业化生产。
-
公开(公告)号：CN105369217A
公开(公告)日：2016-03-02
申请号：CN201510665217.9
申请日：2015-10-15
CPC分类号： C23C16/325 , C23C16/44 , C23C28/048
摘要： 本发明涉及一种基区缓变掺杂碳化硅薄膜外延制备方法，该方法包括：(1)将碳化硅衬底放置到碳化硅CVD设备的反应室中，将反应室抽成真空；(2)向反应室通入H2直至反应室气压到达100mbar，保持反应室气压恒定，将H2流量逐渐增至60L/min，继续向反应室通气；(3)打开高频线圈感应加热器RF，逐渐增大该加热器的功率，当反应室温度升高逐渐至1400℃进行原位刻蚀；(4)当反应室温度到达到1580℃-1600℃时，保持温度和压强恒定，设置Al源流量，向反应室通入C3H8和SiH4，通过渐变调节通入反应室中Al源的流量生长P型缓变掺杂碳化硅薄膜外延层。本发明的方法利用碳化硅的CVD设备，制备出纵向掺杂浓度梯度可控的碳化硅外延层，满足了制备梯度低掺杂外延层的要求。
-
公开(公告)号：CN104934318A
公开(公告)日：2015-09-23
申请号：CN201510309592.X
申请日：2015-06-08
IPC分类号： H01L21/322 , H01L21/205 , H01L21/3065
CPC分类号： H01L21/02378 , H01L21/02656
摘要： 本发明提供一种N型低缺陷碳化硅外延片的制备方法，包括步骤：衬底的准备、在线刻蚀衬底、缓冲层的生长和外延层的生长，其中外延层的生长采用了“生长、刻蚀、吹拂、再生长”的方法。该方法有效地降低了基面位错密度，减少腔体内沉积物，降低了碳化硅外延片表面的缺陷密度，提高了碳化硅外延材料的质量；且其适合范围广，加工成本低，适合工业化生产。
-
公开(公告)号：CN104505338B
公开(公告)日：2017-11-07
申请号：CN201410814598.8
申请日：2014-12-24
摘要： 本发明涉及碳化硅晶片清洗技术领域，特别是一种碳化硅晶片外延前预清洗方法。本发明提供的碳化硅外延预清洗包括：将选择的碳化硅衬底浸入到的H2SO4和H2O2配成的溶液中煮沸后用去离子水冲洗；再次将衬底浸入到的NaOH和Na2O2熔融混合溶液中煮沸，去离子水冲洗后烘干，备用。基于本发明提供的碳化硅衬底经过外延后基面位错密度降低到100/cm2以下，并且方法简单，工艺重复性好，适合工业化生产。
-
公开(公告)号：CN105633168A
公开(公告)日：2016-06-01
申请号：CN201511032546.6
申请日：2015-12-31
CPC分类号： H01L21/04 , H01L29/78 , H01L29/7806 , H01L21/0445 , H01L29/66068
摘要： 本发明提供一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法，所述器件包括：1)沟槽型MOSFET：N+衬底及其上的N-漂移层，所述N-漂移层包含彼此隔离的有N+源区的P阱；所述P阱外侧的U型沟道，所述U型沟道表面有氧化层，其内有栅极；所述栅极及部分所述N+源区上的隔离层；和正面的源极及背面的漏极；2)肖特基二极管：所述N-漂移层内的所述P阱间的N-漂移层与所述源极金属形成的肖特基接触。本发明通过在沟槽型SiC MOSFET中引入肖特基二极管，在器件工作时，起续流二极管的作用，提高了电路工作的效率与可靠性，降低了电路制作成本。
-
公开(公告)号：CN104878445A
公开(公告)日：2015-09-02
申请号：CN201510328869.3
申请日：2015-06-15
摘要： 本发明提供一种低掺杂浓度碳化硅外延的制备方法，该方法包括以下步骤：1)外延腔体吹扫；2)缓冲层生长；3)腔体再吹扫；4)外延层生长。步骤1对外延腔体进行吹扫，能够有效的防止腔体内遗留杂质的记忆效应；步骤3对腔体的再次吹扫，能有效的降低缓冲层生长后高浓度杂质对碳化硅外延层掺杂浓度的影响，进而能够准确的控制外延层生长过程中的掺杂浓度。通过本发明方法制备的碳化硅外延材料浓度均匀，晶格质量好，可控性更好，批次间质量稳定，且成本投入低，利于工业化大规模生产。
-
-
-
-
-
-
-
-
-
搜索结果
38 条记录 (耗时 0.055 秒)
