-
-
公开(公告)号：CN101383348B
公开(公告)日：2010-04-14
申请号：CN200810212466.2
申请日：2008-08-29
申请人： 国际商业机器公司
IPC分类号： H01L27/092 , H01L29/78
CPC分类号： H01L21/823807 , H01L29/045 , H01L29/7843
摘要： 本申请公开了一种半导体器件。提供了一种在具有(110)表面取向的硅层上并且位于衬底中的PFET。放置在PFET的栅极和源极/漏极区域上的压缩应力衬垫产生沿着PFET沟道方向的一级纵向压缩应变。放置在位于横向邻近PFET的至少一个NFET上的拉伸应力衬垫产生沿着NFET沟道方向的一级纵向拉伸应变。来自该至少一个NFET拉伸衬垫的二级应力场产生PFET沟道内的有利的横向拉伸应力。当PFET沟道方向与(110)硅层内的平面内[110]晶向之间的方位角是从约25°到约55°时，一级压缩纵向应变和二级拉伸横向应力的净效益最大化。
-
公开(公告)号：CN100544022C
公开(公告)日：2009-09-23
申请号：CN200480039512.3
申请日：2004-12-15
申请人： 国际商业机器公司
发明人： 陈永聪 , 玛斯莫·V.·菲斯切特 , 约翰·M.·赫根罗瑟 , 杨美基 , 拉杰施·仁加拉简 , 亚历山大·里兹尼克 , 保罗·所罗门 , 宋均镛 , 杨敏
IPC分类号： H01L29/02 , H01L21/762 , H01L29/04
摘要： 具有 晶体取向含硅层的半导体材料及其形成方法，该半导体材料具有增强的电子和空穴迁移率，该材料包括在双轴压缩应变下的具有 晶体取向的含硅层。术语“双轴压缩应变”在此处用来描述由纵向压缩应力和横向应力产生的净应力，此横向应力在半导体材料制造过程中引入含硅层上。本发明的其它方面涉及形成本发明的半导体材料的方法。本发明的方法包括提供含硅 层；和在所述含硅 层中产生双轴应变。
-
公开(公告)号：CN101176195A
公开(公告)日：2008-05-07
申请号：CN200680016794.4
申请日：2006-05-18
申请人： 国际商业机器公司
发明人： 凯斯·E.·弗格尔 , 凯瑟琳·L.·萨恩格尔 , 宋均镛 , 尹海洲
IPC分类号： H01L21/336 , H01L21/8236 , H01L21/76
CPC分类号： H01L21/02675 , H01L21/02532 , H01L21/2022 , H01L21/76224 , H01L21/823807
摘要： 一种改进的非晶化/模板化再结晶(ATR)方法，其用来制造低缺陷密度混合取向衬底。用于混合取向衬底制造的ATR方法通常从具有第一取向硅层开始，其接合在具有第二取向的第二硅层或衬底上。第一硅层的所选区被非晶化然后通过用第二硅层作为模板再结晶为第二硅层的取向。本发明的工艺流程解决现有技术的ATR方法没有解决的两个主要困难：在沟槽限定的非晶化硅区边缘产生“棱角缺陷”，和在没有被沟槽限定的非ATR化区的高温再结晶后缺陷去除退火过程中不必要取向的改变。具体地，本发明提供的工艺流程包括以下步骤：(i)对无沟槽衬底区域执行的非晶化和低温再结晶；(ii)含在ATR化区边缘的缺陷区的沟槽隔离区的形成；以及(iii)沟槽隔离区设置在适当位置，执行高温缺陷去除退火。
-
公开(公告)号：CN106879237A
公开(公告)日：2017-06-20
申请号：CN201610889096.0
申请日：2013-06-13
申请人： 国际商业机器公司
CPC分类号： H01Q17/00 , H05K9/0081
摘要： 本发明涉及用于微波和太赫兹频率的宽带电磁辐射吸收的基于石墨烯的结构和方法。用于将物体隐形于微波和太赫兹频率的电磁辐射的结构和方法包括将多个石墨烯片设置在物体周围。透明介电材料的中间层可被设置在石墨烯片之间以优化性能。在其他实施例中，石墨烯可被配制到涂料配方或织物中，并被施加到物体。所述结构和方法吸收微波和太赫兹频率的电磁辐射的至少一部分。
-
-
公开(公告)号：CN101083267A
公开(公告)日：2007-12-05
申请号：CN200710089328.5
申请日：2007-03-23
申请人： 国际商业机器公司
IPC分类号： H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC分类号： H01L21/28079 , H01L21/823807 , H01L21/823842 , H01L21/823878 , H01L21/84 , H01L27/1203 , H01L29/045 , H01L29/6659
摘要： 制造CMOS结构的方法使用位于半导体衬底的第一取向区域上方的第一栅极叠层。第二栅极材料层位于第一栅极叠层和横向相邻的所述半导体衬底的第二取向区域上。平面化层位于第二栅极材料层上。对平面化层和第二栅极材料层进行非选择性蚀刻，以形成接近第一栅极叠层的高度的第二栅极叠层。可以在第一栅极叠层上形成蚀刻阻止层。结果得到的CMOS结构可以包括不同的栅极电介质、金属栅极和硅栅极。
-
公开(公告)号：CN101176195B
公开(公告)日：2010-06-02
申请号：CN200680016794.4
申请日：2006-05-18
申请人： 国际商业机器公司
发明人： 凯斯·E.·弗格尔 , 凯瑟琳·L.·萨恩格尔 , 宋均镛 , 尹海洲
IPC分类号： H01L21/336 , H01L21/8236 , H01L21/76
CPC分类号： H01L21/02675 , H01L21/02532 , H01L21/2022 , H01L21/76224 , H01L21/823807
摘要： 一种改进的非晶化/模板化再结晶(ATR)方法，其用来制造低缺陷密度混合取向衬底。用于混合取向衬底制造的ATR方法通常从具有第一取向硅层开始，其接合在具有第二取向的第二硅层或衬底上。第一硅层的所选区被非晶化然后通过用第二硅层作为模板再结晶为第二硅层的取向。本发明的工艺流程解决现有技术的ATR方法没有解决的两个主要困难：在沟槽限定的非晶化硅区边缘产生“棱角缺陷”，和在没有被沟槽限定的非ATR化区的高温再结晶后缺陷去除退火过程中不必要取向的改变。具体地，本发明提供的工艺流程包括以下步骤：(i)对无沟槽衬底区域执行的非晶化和低温再结晶；(ii)含在ATR化区边缘的缺陷区的沟槽隔离区的形成；以及(iii)沟槽隔离区设置在适当位置，执行高温缺陷去除退火。
-
公开(公告)号：CN101416316A
公开(公告)日：2009-04-22
申请号：CN200680014216.7
申请日：2006-04-21
申请人： 国际商业机器公司
发明人： 约耳·P.·德索扎 , 德温得拉·K.·萨达纳 , 凯瑟琳·L.·萨恩格 , 宋均镛 , 杨敏 , 尹海洲
IPC分类号： H01L29/04
CPC分类号： H01L29/6659 , H01L21/26506 , H01L21/26513 , H01L21/7624 , H01L21/823807 , H01L21/8258 , H01L27/0605 , H01L27/0922 , H01L27/1203 , H01L29/045 , H01L29/66636 , H01L29/7833
摘要： 本发明涉及混合晶向沟道场效应晶体管，在结合界面(360)上方的源/漏区具有的晶向，而结合界面(360)下方的源/漏区具有下部半导体(370)的晶向，使得源/漏区的每个部分的晶向与横向相邻的半导体材料的晶向相同。可选的源/漏延伸区(392)被整个地设置在上部半导体(350)中。可选地，结合界面(360)位于接近源/漏区(380)的底部，使得源/漏区(380)大部分处于上部半导体层(350)中。
-
公开(公告)号：CN100479161C
公开(公告)日：2009-04-15
申请号：CN200610002411.X
申请日：2006-01-27
发明人： 宋均镛 , 阎江 , 丹尼·P-C.·舒姆 , 阿洛艾斯·古特曼
CPC分类号： H01L27/1203 , H01L21/76232 , H01L21/76283 , H01L21/823807 , H01L21/823878 , H01L21/84 , H01L27/1207 , H01L29/045 , H01L29/78687
摘要： 一种半导体器件，包括半导体主体，其包含具有第一晶向的半导体材料。第一晶体管在具有第一晶向的半导体材料中形成。绝缘层覆盖半导体主体的部分并且半导体层覆盖绝缘层。该半导体层具有第二晶向。第二晶体管在具有第二晶向的半导体层中形成。在优选实施方案中，半导体主体是(100)硅，第一晶体管是NMOS晶体管，半导体层是(110)硅并且第二晶体管是PMOS晶体管。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.026 秒)
