-
公开(公告)号：CN101681934A
公开(公告)日：2010-03-24
申请号：CN200880015898.2
申请日：2008-06-25
申请人： 国际商业机器公司
IPC分类号： H01L29/80 , H01L21/338 , H01L29/812
CPC分类号： H01L29/808 , H01L27/0617 , H01L27/098 , H01L29/36 , H01L29/66901
摘要： 一种结型场效应管(JFET)(图4)具有超突变结层(54)，其作为结型场效应管的沟道。超突变结层(54)通过两种相反类型的掺杂剂分布(50，52)来形成，使得一种掺杂剂浓度分布在另一掺杂剂分布的尾端具有峰值浓度深度。沟道的电压偏置是由主体(16)所提供，该主体与栅极掺杂有相同类型的掺杂剂。这与常规结型场效应管形成对照，常规JFET中主体具有与栅极掺杂相反导电类型的掺杂剂。通过形成在主体与衬底之间，或形成在主体下的掩埋导体层与衬底之间的另一反偏结(图8，16与110)，主体(16)可与衬底电解耦(图4，10与30)。形成薄超突变结层(54)的能力容许在绝缘体上半导体衬底中形成结型场效应管(图11，210，230)。
-
公开(公告)号：CN101371332A
公开(公告)日：2009-02-18
申请号：CN200780002315.8
申请日：2007-01-15
申请人： 国际商业机器公司
IPC分类号： H01L21/00 , H01L21/44 , H01L21/77 , H01L21/302 , H01L21/306
CPC分类号： H01L21/76898 , H01L23/481 , H01L2924/0002 , H01L2924/00
摘要： 一种背面接触结构及其制造方法。所述方法包括：在衬底(100)中形成介质隔离(250)，所述衬底(100)具有正面和相反的背面；在所述衬底(100)的所述正面上形成第一介质层(105)；在所述第一介质层(105)中形成沟槽(265C)，所述沟槽(265C)对准所述介质隔离(250)并延伸到所述介质隔离(250)；延伸形成在所述第一介质层(105)中的所述沟槽(265C)穿过所述介质隔离(250)并进入所述衬底(100)到小于所述衬底(100)的厚度的深度(D1)；填充所述沟槽(265C)并共平坦化所述沟槽(265C)的顶表面与所述第一介质层(105)的顶表面以形成导电通孔(270C)；以及从所述衬底(100)的背面减薄所述衬底(100)，以暴露所述通孔(270C)。
-
公开(公告)号：CN103378160A
公开(公告)日：2013-10-30
申请号：CN201310142925.5
申请日：2013-04-23
申请人： 国际商业机器公司
IPC分类号： H01L29/78 , H01L21/336 , H01L21/308
CPC分类号： H01L27/1211 , G06F17/5068 , H01L21/3086 , H01L21/845
摘要： 本发明涉及与鳍式场效应晶体管技术兼容的器件结构。提供了用于鳍式场效应晶体管集成电路技术的器件结构、设计结构和制造方法。构成器件结构的电极的第一鳍和第二鳍中的每一者由第一半导体材料构成。第二鳍被形成为邻近第一鳍，以限定使第一鳍和第二鳍分隔的间隙。由第二半导体材料构成的层位于该间隙中。
-
公开(公告)号：CN103314434A
公开(公告)日：2013-09-18
申请号：CN201280004994.3
申请日：2012-01-16
申请人： 国际商业机器公司
IPC分类号： H01L21/782 , H01L21/8238 , H01L27/12
CPC分类号： H01L29/7848 , H01L29/0847 , H01L29/165 , H01L29/66636 , H01L29/78
摘要： 一种用于形成具有源极/漏极缓冲区（501）的应力沟道场效应晶体管（FET）的方法包括：在位于所述衬底（201）上的栅极叠层（202/203）两侧在所述衬底中蚀刻腔（301）；在所述腔中沉积源极/漏极缓冲材料（401）；蚀刻所述源极/漏极缓冲材料以形成与所述FET的沟道区（502）相邻的垂直源极/漏极缓冲区；以及在所述腔中与所述垂直源极/漏极缓冲区相邻地以及在所述垂直源极/漏极缓冲区上方沉积源极/漏极应力源材料（601）。
-
公开(公告)号：CN103227196A
公开(公告)日：2013-07-31
申请号：CN201310022558.5
申请日：2013-01-22
申请人： 国际商业机器公司
发明人： R·卡米洛-卡斯蒂罗 , 何忠祥 , J·B·约翰逊 , 刘奇志 , 刘学锋
IPC分类号： H01L29/737 , H01L29/08 , H01L21/331 , G06F17/50
CPC分类号： H01L29/417 , H01L29/1004 , H01L29/66242 , H01L29/7371
摘要： 本发明提供了异质结双极晶体管（HBT）结构、其制造方法及其设计结构。所述HBT包括其中具有子集电极区域的半导体衬底。所述HBT结构还包括覆盖所述子集电极区域的一部分的集电极区域。所述HBT结构还包括覆盖所述集电极区域的至少一部分的内部基极层。所述HBT结构还包括与所述内部基极层相邻并电连接的外部基极层。所述HBT结构还包括在所述外部基极层与所述子集电极区域之间垂直延伸的隔离区域。所述HBT结构还包括覆盖所述内部基极层的一部分的发射极。所述HBT结构还包括电连接到所述子集电极区域的集电极接触。所述集电极接触有利地延伸穿过所述外部基极层的至少一部分。
-
公开(公告)号：CN101681934B
公开(公告)日：2011-07-06
申请号：CN200880015898.2
申请日：2008-06-25
申请人： 国际商业机器公司
IPC分类号： H01L29/80 , H01L21/338 , H01L29/812
CPC分类号： H01L29/808 , H01L27/0617 , H01L27/098 , H01L29/36 , H01L29/66901
摘要： 一种结型场效应管(JFET)(图4)具有超突变结层(54)，其作为结型场效应管的沟道。超突变结层(54)通过两种相反类型的掺杂剂分布(50，52)来形成，使得一种掺杂剂浓度分布在另一掺杂剂分布的尾端具有峰值浓度深度。沟道的电压偏置是由主体(16)所提供，该主体与栅极掺杂有相同类型的掺杂剂。这与常规结型场效应管形成对照，常规JFET中主体具有与栅极掺杂相反导电类型的掺杂剂。通过形成在主体与衬底之间，或形成在主体下的掩埋导体层与衬底之间的另一反偏结(图8，16与110)，主体(16)可与衬底电解耦(图4，10与30)。形成薄超突变结层(54)的能力容许在绝缘体上半导体衬底中形成结型场效应管(图11，210，230)。
-
公开(公告)号：CN103314434B
公开(公告)日：2016-01-20
申请号：CN201280004994.3
申请日：2012-01-16
申请人： 国际商业机器公司
IPC分类号： H01L21/782 , H01L21/8238 , H01L27/12
CPC分类号： H01L29/7848 , H01L29/0847 , H01L29/165 , H01L29/66636 , H01L29/78
摘要： 一种用于形成具有源极/漏极缓冲区（501）的应力沟道场效应晶体管（FET）的方法包括：在位于所述衬底（201）上的栅极叠层（202/203）两侧在所述衬底中蚀刻腔（301）；在所述腔中沉积源极/漏极缓冲材料（401）；蚀刻所述源极/漏极缓冲材料以形成与所述FET的沟道区（502）相邻的垂直源极/漏极缓冲区；以及在所述腔中与所述垂直源极/漏极缓冲区相邻地以及在所述垂直源极/漏极缓冲区上方沉积源极/漏极应力源材料（601）。
-
公开(公告)号：CN103189985A
公开(公告)日：2013-07-03
申请号：CN201180052747.6
申请日：2011-10-26
申请人： 国际商业机器公司
IPC分类号： H01L29/10 , H01L21/336 , H01L29/165 , H01L29/49 , H01L29/51
CPC分类号： H01L29/1054 , H01L29/165 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/66659
摘要： 本发明提供了一种不对称异质结构FET及制造方法。该结构包括半导体衬底（10）和在半导体衬底（10）上外延生长的半导体层（15）。外延生长的半导体层（15）包含合金，具有在沟道区域中限制反型载流子的带结构和厚度以及位于掺杂边缘处的更厚部分，所述更厚部分更深地延伸到半导体结构中，以避免在掺杂边缘处限制反型载流子。
-
公开(公告)号：CN102210019A
公开(公告)日：2011-10-05
申请号：CN200980144969.3
申请日：2009-10-27
申请人： 国际商业机器公司
IPC分类号： H01L21/768
CPC分类号： H01L21/743 , H01L21/28518 , H01L21/76224 , H01L21/8249 , H01L27/0623 , H01L29/41 , H01L2924/0002 , H01L2924/00
摘要： 一种沟槽接触硅化物(78)被形成在接触沟槽的内壁上，所述接触沟槽到达半导体衬底(8)中的掩埋的导电层(30)以降低透穿件结构的寄生电阻。所述沟槽接触硅化物(78)被形成在所述沟槽的底部处、侧壁上以及所述半导体衬底(8)的顶表面的一部分上。所述沟槽随后以中段制程(MOL)电介质加以填充。接触过孔(98)被形成在所述沟槽接触硅化物(78)上。所述沟槽接触硅化物(78)可经由与金属层的单一硅化反应或经由与多个金属层的多个硅化反应而形成。
-
-
-
-
-
-
-
-
-
搜索结果
25 条记录 (耗时 0.03 秒)
