-
公开(公告)号：CN100468572C
公开(公告)日：2009-03-11
申请号：CN200410104483.6
申请日：2004-12-31
Applicant: 富士通微电子株式会社
IPC: G11C11/4091 , G11C7/12
CPC classification number: G11C11/406 , G11C5/147 , G11C11/4094 , G11C29/02 , G11C29/025 , G11C29/12005 , G11C2029/5006 , G11C2211/4065 , G11C2211/4067
Abstract: 本发明提供了一种存储器器件，所述存储器器件具有：存储数据的存储器单元；选择存储器单元的字线；连接到所选的存储器单元的位线；向位线提供预充电电压的预充电电源；将预充电电源连接到位线或将预充电电源与位线断开的预充电电路；以及根据操作状况以至少两个阶段控制预充电电源和位线之间电流流动幅度的电流限制元件。
-
公开(公告)号：CN101430937A
公开(公告)日：2009-05-13
申请号：CN200810180426.4
申请日：2005-11-15
Applicant: 富士通微电子株式会社
IPC: G11C29/24
CPC classification number: G11C29/808 , G11C29/838
Abstract: 本发明公开了半导体存储器。为了使所有存储器模块都具有相同结构，在每个存储器模块中形成冗余字线和冗余位线。冗余列选择线被布线为由存储器模块公用。形成列冗余电路以对应于各个存储器组，每个存储器组包含规定数目的存储器模块，列冗余电路根据使能信号而变得有效。当所有行命中信号被去激活时，列冗余选择电路根据模块地址信号激活使能信号。当行命中信号之一被激活时，列冗余选择电路激活与被激活的行命中信号相对应的使能信号。由于用于任意存储器组的列冗余电路可以根据行命中信号而变得有效，所以可以在不恶化访问操作期间的电特性的情况下提高故障消除效率。
-
公开(公告)号：CN1530962B
公开(公告)日：2010-06-02
申请号：CN200410029435.5
申请日：2004-03-17
Applicant: 富士通微电子株式会社
IPC: G11C11/406
Abstract: 本发明提供了一种在驱动移位寄存器的控制信号时具有低功耗的半导体存储器件。该器件包含多个存储单元阵列，每一个都由预定数量行的存储单元组成。每个单元阵列都耦合一组移位寄存器，第n组移位寄存器根据给出的控制信号依次激活字线选择信号，从而刷新第n单元阵列的对应字线。每个单元阵列上还耦合了一个移位寄存器控制器。在第n单元阵列被刷新时，第n移位寄存器控制器向第n组移位寄存器提供控制信号。当对这个单元阵列的刷新完成时，第n移位寄存器控制器将控制信号转发到第(n+1)组移位寄存器，从而启动对第(n+1)组单元阵列的刷新操作。
-
Patent Agency Ranking
公开(公告)号：CN101075478B
公开(公告)日：2010-10-13
申请号：CN200710103967.2
申请日：2007-05-17
Applicant: 富士通微电子株式会社
Inventor： 森郁
IPC: G11C11/406
CPC classification number: G11C11/406 , G11C7/04 , G11C11/401 , G11C11/40626 , G11C29/02 , G11C29/028 , G11C2029/0409 , G11C2029/5002 , G11C2211/4061 , G11C2211/4067
Abstract: 本发明公开了一种半导体存储器和刷新周期控制方法，通过根据半导体存储器温度适当改变刷新周期来降低待机电流。其中：温度检测部检测半导体存储器的温度。周期变化控制部发送周期变化信号，以在半导体存储器的温度达到预定周期变化温度时改变刷新周期。刷新时机信号产生部产生刷新时机信号，并响应周期变化信号改变刷新时机信号的周期。恒流产生电路产生产生刷新时机信号所用的电流。低温恒流设置电路用于在半导体存储器温度低于或等于周期变化温度的情况下指定产生信号的电平。高温恒流设置电路用于在半导体存储器温度高于该周期变化温度的情况下指定产生信号的电平。
-
公开(公告)号：CN100527271C
公开(公告)日：2009-08-12
申请号：CN200510123275.5
申请日：2005-11-15
Applicant: 富士通微电子株式会社
IPC: G11C11/401 , G11C11/409 , G11C7/00 , G11C8/00
CPC classification number: G11C29/808 , G11C29/838
Abstract: 为了使所有存储器模块都具有相同结构，在每个存储器模块中形成冗余字线和冗余位线。冗余列选择线被布线为由存储器模块公用。形成列冗余电路以对应于各个存储器组，每个存储器组包含规定数目的存储器模块，列冗余电路根据使能信号而变得有效。当所有行命中信号被去激活时，列冗余选择电路根据模块地址信号激活使能信号。当行命中信号之一被激活时，列冗余选择电路激活与被激活的行命中信号相对应的使能信号。由于用于任意存储器组的列冗余电路可以根据行命中信号而变得有效，所以可以在不恶化访问操作期间的电特性的情况下提高故障消除效率。
-
公开(公告)号：CN101075482B
公开(公告)日：2010-06-02
申请号：CN200710103306.X
申请日：2007-05-18
Applicant: 富士通微电子株式会社
Inventor： 森郁
IPC: G11C29/02
CPC classification number: G11C29/16 , G11C2029/1804
Abstract: 一种半导体存储器及其测试方法，其中在测试时在多个CR中设置任意操作模式信息，从而测试成本降低。多个CR保存操作模式信息。在CR控制电路以预定顺序检测到写入命令或读取命令时，CR控制电路以时分方式更新每个所述多个CR的操作模式信息。命令生成部响应于来自外部的控制信号，生成写入命令、读取命令、或者不出现写入操作或读取操作的测试开始命令。此外，命令生成部在多个CR每次更新时再次生成测试开始命令。数据板压缩电路根据代码将输入至部分数据板的测试数据反相后的数据或其原始状态用作其余数据板的数据，从而改变将被写入至多个CR的操作模式信息，所述代码由在发送测试开始命令时输入的部分地址表示。
-
公开(公告)号：CN100592420C
公开(公告)日：2010-02-24
申请号：CN200480043556.3
申请日：2004-08-05
Applicant: 富士通微电子株式会社
Inventor： 森郁
IPC: G11C11/401
CPC classification number: G11C11/40618 , G11C11/406 , G11C11/4087
Abstract: 在刷新操作之后，字控制电路保持在每个存储块中对应刷新地址而选择的字线选择信号线的选择状态。另外，字控制电路响应存取请求，仅去除选择根据对应该存取请求的外部地址所选择的存储块的字线选择信号线。在各个存储块中，由于在接收存取请求之前没有将选择过一次的字线选择信号线去除选择，因此，可以降低字线选择信号线的去除选择和选择的频率。其结果是，可以减少字线选择信号线的充放电电流，从而可以削减半导体存储器的电流消耗。
-
公开(公告)号：CN100559508C
公开(公告)日：2009-11-11
申请号：CN200510115247.9
申请日：2005-11-11
Applicant: 富士通微电子株式会社
IPC: G11C29/00 , G11C11/409 , G11C7/00
CPC classification number: G11C29/02 , G11C11/401 , G11C29/025
Abstract: 本发明公开了一种半导体存储器器件。均衡电路响应于激活均衡控制信号将一对位线彼此连接，并将该对位线连接到预充电电压线。均衡控制电路响应于第一定时信号的激活，将均衡控制信号去激活。字线驱动电路响应于第二定时信号的激活而激活字线中的一条。定时控制电路的第一信号生成电路生成第一定时信号。定时控制电路的第二信号生成电路在均衡控制信号随第一定时信号的激活而被去激活之后，激活第二定时信号。第二信号生成电路的延迟控制电路相对于在正常模式中第二定时信号的激活定时，在测试模式中延迟第二定时信号的激活定时。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.027 seconds)
