-
公开(公告)号：CN115135801A
公开(公告)日：2022-09-30
申请号：CN202180016256.X
申请日：2021-02-23
申请人： 朗姆研究公司
发明人： 阿南达·K·巴纳基 , 乔恩·亨利 , 卡普·斯里什·雷迪 , 克里斯多夫·尼古拉斯·亚丹萨
IPC分类号： C23C16/32 , C23C16/505 , H01L21/02
摘要： 本发明的各种实施方案涉及用于在衬底上沉积硼基陶瓷膜的方法、装置和系统。有利地，本文所述的硼基陶瓷膜可以在相对低的温度(例如，约600℃或更低)下形成，同时仍然获得表现出良好机械强度(例如，高硬度和杨氏模量)、良好的蚀刻选择性、非晶形态等的非常高质量的材料。这里的膜还具有低氢含量、低氧含量和低卤化物含量。在许多情况下，可以通过卤化硼和饱和或不饱和烃在等离子体存在下的反应形成膜。
-
公开(公告)号：CN114156165A
公开(公告)日：2022-03-08
申请号：CN202111177993.6
申请日：2019-05-06
申请人： 朗姆研究公司
IPC分类号： H01L21/027 , H01L21/033 , H01L21/02 , H01L21/306 , H01L21/3065 , H01L21/308 , H01L21/3105 , H01L21/311 , H01L21/67 , H01L21/768 , C23C16/04 , C23C16/30 , C23C16/40 , C23C16/455 , G03F7/20
摘要： 提出了用于选择性沉积蚀刻停止层以在半导体制造期间增强图案化的方法、系统和计算机程序。一种方法包括以下操作：在衬底的基材(M1)的顶部添加光致抗蚀剂材料(M2)，M2限定用于在M1上方不存在M2的区域中蚀刻M1的图案。该方法还包括以下操作：在添加M2后，用氧化物材料(M3)保形地覆盖衬底；以及在所述保形地覆盖后，用填充材料M4对所述衬底进行间隙填充。此外，在所述间隙填充之后，使停止蚀刻材料(M5)选择性地在M3的暴露表面上生长而不在M4的表面上生长。另外，该方法还包括以下操作：在选择性地生长M5之后，从所述衬底上去除M4；以及在去除M4之后蚀刻所述衬底，以将所述图案转移到M1中。M5添加了蚀刻保护，从而能够更深地蚀刻到M1中。
-
公开(公告)号：CN109891550A
公开(公告)日：2019-06-14
申请号：CN201780062174.2
申请日：2017-09-19
申请人： 朗姆研究公司
发明人： 詹姆斯·S·思姆斯 , 乔恩·亨利 , 拉梅什·钱德拉塞卡拉 , 安德鲁·约翰·麦克罗 , 萨沙撒耶·瓦拉达拉简 , 凯瑟琳·梅赛德·凯尔克纳
IPC分类号： H01L21/02
摘要： 一种在等离子体增强原子层沉积(PEALD)反应室的微体积中处理的半导体衬底上沉积氮化硅膜的方法，其中单个半导体衬底被支撑在基座的陶瓷表面上并且将工艺气体通过喷头的陶瓷表面中的气体出口引入所述半导体衬底上方的反应区中，所述方法包括：(a)用氟等离子体清洁所述基座和所述喷头的所述陶瓷表面，(b)在所述陶瓷表面上沉积不含卤化物的原子层沉积(ALD)氧化物底涂层，(c)在所述不含卤化物的ALD氧化物底涂层上沉积ALD氮化硅预涂层，以及(d)通过将每个半导体衬底转移到所述反应室中并在被支撑在所述基座的所述陶瓷表面上的所述半导体衬底上沉积ALD氮化硅膜来处理成批的半导体衬底。
-
公开(公告)号：CN109609928A
公开(公告)日：2019-04-12
申请号：CN201811075877.1
申请日：2015-09-24
申请人： 朗姆研究公司
发明人： 詹姆斯·S·思姆斯 , 凯瑟琳·M·凯尔克纳 , 乔恩·亨利 , 丹尼斯·M·豪斯曼
IPC分类号： C23C16/34 , C23C16/455 , C23C16/52 , C23C16/56 , H01L21/02
摘要： 本文公开了涉及均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置，具体涉及用于沉积具有降低的湿法蚀刻速率的SiN膜的方法。该方法可以包括使包含Si的膜前体吸附到在处理室中的半导体衬底上，以形成前体的吸附受限层，然后从围绕被吸附的前体的体积中去除未吸附的前体。被吸附的前体可以随后通过将其暴露于包含含N离子和/或基团的等离子体进行反应，以在衬底上形成SiN膜层，然后可以通过将SiN膜层暴露于He等离子体使SiN膜层致密。然后可以重复前述步骤，以在衬底上形成另一致密的SiN膜层。本文还公开了采用前述技术用于在半导体衬底上沉积具有降低的湿法蚀刻速率的SiN膜的装置。
-
公开(公告)号：CN106057637A
公开(公告)日：2016-10-26
申请号：CN201610206201.6
申请日：2016-04-05
申请人： 朗姆研究公司
IPC分类号： H01L21/02 , H01L21/311 , H01L21/67 , C23C16/34
摘要： 本发明涉及通过原子层沉积和原子层蚀刻沉积保形膜。提供了用于在原子层沉积过程中使用含卤素的蚀刻剂沉积共形膜的方法。所述方法包括在衬底暴露于第一前体和衬底暴露于第二等离子体活化的反应物之间将衬底暴露于含卤素的蚀刻剂，例如暴露于三氟化氮。可沉积的共形膜的实例包括含硅膜和含金属膜。还提供了相关的装置。
-
-
公开(公告)号：CN118414450A
公开(公告)日：2024-07-30
申请号：CN202280083491.3
申请日：2022-12-15
申请人： 朗姆研究公司
发明人： 阿维尼什·古普塔 , 巴特·J·范施拉芬迪克 , 亚伦·布莱克·米勒 , 乔恩·亨利
IPC分类号： C23C16/455 , C23C16/34 , C23C16/52
摘要： 本公开内容涉及用于沉积膜的方法、系统和装置。具体来说，使用原子层沉积处理来沉积膜，其中ALD处理的一些步骤在高于膜前体的热解温度的温度下执行。
-
公开(公告)号：CN118140009A
公开(公告)日：2024-06-04
申请号：CN202280064790.2
申请日：2022-09-15
申请人： 朗姆研究公司
发明人： 亚伦·布莱克·米勒 , 亚伦·德宾 , 乔恩·亨利 , 伊斯瓦·斯里尼瓦桑 , 布兰得利·泰勒·施特伦 , 阿维尼什·古普塔 , 巴特·J·范施拉芬迪克 , 韦逢艳 , 诺亚·埃利奥特·贝克
IPC分类号： C23C16/509 , C23C16/458 , C23C16/455 , C23C16/44 , C23C16/46 , C23C16/52
摘要： 一种具有静电卡盘的远程等离子体处理装置可通过原子层沉积或化学气相沉积而在半导体衬底上沉积膜。远程等离子体处理装置可包括远程等离子体源，以及位于远程等离子体源下游的反应室。RF功率源可被配置成向远程等离子体源施加高RF功率，而加热元件可被配置成向静电卡盘施加高温。可使用松开例程将半导体衬底从静电卡盘松开，其中该松开例程交替进行极性的反转和夹持电压的降低。在一些实施方案中，可将氮气、氨气和氢气的混合物使用作为远程等离子体生成的源气体，以通过原子层沉积而保形沉积氮化硅膜。
-
公开(公告)号：CN114503240A
公开(公告)日：2022-05-13
申请号：CN202080069284.3
申请日：2020-09-23
申请人： 朗姆研究公司
发明人： 卡普·瑟里什·雷迪 , 乔恩·亨利 , 弗朗西斯·斯隆·罗伯茨
IPC分类号： H01L21/033 , H01L21/308 , H01L21/67
摘要： 一种用于制造具有非常严密的关键尺寸控制的高深宽比特征的工具和方法，其用于通过以下方式来处理衬底：封装掩模以防止在回蚀刻期间退化，从而防止特征衬垫材料在沉积‑蚀刻循环期间夹断开口。
-
公开(公告)号：CN106057637B
公开(公告)日：2019-11-05
申请号：CN201610206201.6
申请日：2016-04-05
申请人： 朗姆研究公司
IPC分类号： H01L21/02 , H01L21/311 , H01L21/67 , C23C16/34
摘要： 本发明涉及通过原子层沉积和原子层蚀刻沉积保形膜。提供了用于在原子层沉积过程中使用含卤素的蚀刻剂沉积共形膜的方法。所述方法包括在衬底暴露于第一前体和衬底暴露于第二等离子体活化的反应物之间将衬底暴露于含卤素的蚀刻剂，例如暴露于三氟化氮。可沉积的共形膜的实例包括含硅膜和含金属膜。还提供了相关的装置。
-
-
-
-
-
-
-
-
-
搜索结果
23 条记录 (耗时 0.027 秒)
