用于沉积含钼膜的前体
    2.
    发明授权

    公开(公告)号:CN113557320B

    公开(公告)日:2024-08-27

    申请号:CN202080020646.X

    申请日:2020-03-06

    摘要: 含钼膜在ALD及CVD工艺中利用含钼前体的反应而沉积于半导体衬底上。在一些实施方案中,前体可用于沉积具有低掺入量的碳和氮的钼金属膜。在一些实施方案中,膜在暴露的含硅层存在下利用无氟前体来沉积,但不使用蚀刻停止层。在一些实施方案中,该前体为包括钼、与钼形成键的至少一种卤素以及至少一种有机配体的化合物,该有机配体包括选自由N、O和S所组成的群组的元素,其与钼形成键。在另一方面,该前体为具有至少一种含硫配体的钼化合物,且优选不具有钼‑碳键。

    金属氧化物扩散阻挡物
    4.
    发明公开

    公开(公告)号:CN115769364A

    公开(公告)日:2023-03-07

    申请号:CN202180047219.5

    申请日:2021-06-25

    IPC分类号: H01L21/768

    摘要: 本文中的多种实施方案涉及在衬底上形成互连件结构或其部分的方法、装置和系统。在一示例中,所述方法包括在处理室中接收所述衬底,所述衬底具有电介质材料,所述电介质材料被暴露于凹陷特征内,而凹陷特征形成在所述电介质材料中;将所述衬底暴露于等离子体,以修改所述电介质材料的顶表面;在所述电介质材料的所述经修改的顶表面上形成金属氧化物阻挡物层,其中所述金属氧化物阻挡物层通过原子层沉积和/或化学气相沉积而形成。在某些实现方案中,可采取一个或更多额外步骤以改善处理结果,例如促进相关层的成核性和/或粘附性。

    用于沉积含钼膜的前体
    5.
    发明公开

    公开(公告)号:CN113557320A

    公开(公告)日:2021-10-26

    申请号:CN202080020646.X

    申请日:2020-03-06

    摘要: 含钼膜在ALD及CVD工艺中利用含钼前体的反应而沉积于半导体衬底上。在一些实施方案中,前体可用于沉积具有低掺入量的碳和氮的钼金属膜。在一些实施方案中,膜在暴露的含硅层存在下利用无氟前体来沉积,但不使用蚀刻停止层。在一些实施方案中,该前体为包括钼、与钼形成键的至少一种卤素以及至少一种有机配体的化合物,该有机配体包括选自由N、O和S所组成的群组的元素,其与钼形成键。在另一方面,该前体为具有至少一种含硫配体的钼化合物,且优选不具有钼‑碳键。

    通过含硅反应物辅助的低温钼沉积

    公开(公告)号:CN118402040A

    公开(公告)日:2024-07-26

    申请号:CN202280083468.4

    申请日:2022-12-02

    摘要: 含钼膜在介于约100℃与约500℃之间(例如,介于约200℃与约450℃之间)的相对低温下沉积在半导体衬底上。例如,钼金属可以在此温度下,通过基本无选择性的方式沉积在具有暴露金属和暴露电介质的衬底上。在一实现方案中,提供的是具有凹陷特征的衬底,其中该凹陷特征在侧壁上具有暴露电介质,而在底部上具有暴露金属。该衬底被暴露于含钼前体、还原剂及含硅反应试剂,从而还原该含钼前体,并且形成含钼层,其中该含钼层包括金属钼。使用含硅反应物会造成钼沉积的金属上方/电介质上方的选择性降低。