-
公开(公告)号：CN115668480A
公开(公告)日：2023-01-31
申请号：CN202180036710.8
申请日：2021-05-21
申请人： 朗姆研究公司
发明人： 拉伊汉·M·塔拉夫达尔 , 照健·史蒂文·黎 , 罗郑硕
IPC分类号： H01L21/768 , H01L21/285
摘要： 利用导电材料填充特征的方法涉及在对介电表面几乎没有或没有损坏的情况下清洁金属表面，该特征包括金属和介电表面。在清洁之后，特征可暴露于一种或更多反应物，以在原子层沉积(ALD)或化学气相沉积(CVD)工艺期间利用导电材料填充特征。沉积对金属表面可为选择性的或非选择性的。在一些实施方案中，经填充的特征是无阻挡物的，使得导电材料在没有中间阻挡层或粘附层的情况下直接接触金属和介电表面。
-
-
公开(公告)号：CN115943487A
公开(公告)日：2023-04-07
申请号：CN202180046398.0
申请日：2021-11-04
申请人： 朗姆研究公司
IPC分类号： H01L21/768
摘要： 金属化方案涉及钼(Mo)的原子层沉积(ALD)，并且在一些实施例中，涉及没有阻挡层的特征中Mo的ALD。在一些实施例中，ALD Mo膜的沉积之后可以是Mo膜的化学气相沉积(CVD)或物理气相沉积(PVD)。在一些实施例中，CVD或PVD Mo膜是金属化堆叠的部分。在其它实施例中，CVD或PVD Mo膜沉积为牺牲表面覆盖层。在一些实施例中，ALD Mo膜的沉积之后可以是例如钨(W)的另一种金属的CVD或PVD。在一些实施例中，CVD或PVD W膜是金属化堆叠的部分。在其它实施例中，CVD或PVD W膜沉积为牺牲表面覆盖层。
-
公开(公告)号：CN118366851A
公开(公告)日：2024-07-19
申请号：CN202410253150.7
申请日：2018-04-09
申请人： 朗姆研究公司
发明人： 施卢蒂·维维克·托姆贝尔 , 拉什纳·胡马雍 , 米卡尔·达内克 , 照健·史蒂文·黎 , 约瑟亚·科林斯 , 汉娜·班诺乐克 , 格里芬·约翰·肯尼迪 , 戈鲁恩·布泰尔 , 帕特里克·范克利蒙布特
IPC分类号： H01L21/285 , H10B12/00 , H01L21/324 , H01L21/02
摘要： 本文提供了用于逻辑和存储器应用的低电阻金属化堆叠结构以及相关的制造方法。在一些实现方案中，所述方法涉及：在衬底上提供含钨(W)层；并且在所述含W层上沉积含钼(Mo)层。在一些实现方式中，该方法涉及直接在介电或氮化钛(TiN)衬底上沉积含Mo层，而没有中间的含W层。
-
公开(公告)号：CN115777140A
公开(公告)日：2023-03-10
申请号：CN202280005320.9
申请日：2022-01-03
申请人： 朗姆研究公司
发明人： 罗郑硕 , 施卢蒂·维维克·托姆贝尔 , 谢耀宗 , 大卫·约瑟夫·曼迪亚 , 照健·史蒂文·黎
IPC分类号： H01L21/768
摘要： 本发明提供包含使用氯化钼(MoClx)前体沉积薄保护性Mo层的沉积工艺。这可随后为使用卤氧化钼(MoOyXz)前体来填充特征的Mo沉积。保护性Mo层实现使用MoOyXz前体的Mo填充，而不氧化下伏表面。还提供一种原位清洁工艺，其中在沉积之前使用MoClx前体从下伏表面去除氧化物。使用MoClx前体的后续沉积可沉积初始层和/或填充特征。
-
公开(公告)号：CN114269970A
公开(公告)日：2022-04-01
申请号：CN202080059499.7
申请日：2020-08-10
申请人： 朗姆研究公司
发明人： 基莱·乔丹·布莱克内 , 照健·史蒂文·黎 , 托马斯·M·普拉特 , 埃里克·H·伦茨 , 詹森·史蒂文斯
IPC分类号： C23C16/50 , C23C16/455 , C23C16/34 , C23C16/30 , C23C16/38 , C23C16/42 , C23C16/02 , C23C16/06 , H01L21/285 , H01L21/28 , H01L21/768
摘要： 使用不含卤化物的金属有机前体将基本上不含碳的含钼和含钨膜沉积在半导体衬底上。前体不包括金属‑碳键、羰基配体，并且优选不包括β‑氢原子。沉积碳含量小于约5％原子，例如小于约3％原子的含金属膜，例如氮化钼、氧氮化钼、硅化钼和硼化钼。在一些实施方案中，通过使含金属前体与在衬底表面上的反应物在不存在等离子体的情况下(例如使用几个ALD循环)反应来沉积膜。在一些实施方案中，然后用等离子体中的第二反应物加工所形成的膜以改变其性质(例如，使膜致密，降低膜的电阻率，或增加其功函数)。该膜可用作pMOS设备中的衬里、扩散阻挡层和电极材料。
-
公开(公告)号：CN110731003A
公开(公告)日：2020-01-24
申请号：CN201880038116.0
申请日：2018-04-09
申请人： 朗姆研究公司
发明人： 施卢蒂·维维克·托姆贝尔 , 拉什纳·胡马雍 , 米卡尔·达内克 , 照健·史蒂文·黎 , 约瑟亚·科林斯 , 汉娜·班诺乐克 , 格里芬·约翰·肯尼迪 , 戈鲁恩·布泰尔 , 帕特里克·范克利蒙布特
IPC分类号： H01L21/285 , H01L27/108 , H01L21/02 , H01L21/324
摘要： 本文提供了用于逻辑和存储器应用的低电阻金属化堆叠结构以及相关的制造方法。在一些实现方案中，所述方法涉及：在衬底上提供含钨(W)层；并且在所述含W层上沉积含钼(Mo)层。在一些实现方式中，该方法涉及直接在介电或氮化钛(TiN)衬底上沉积含Mo层，而没有中间的含W层。
-
公开(公告)号：CN118786517A
公开(公告)日：2024-10-15
申请号：CN202380023496.1
申请日：2023-02-17
申请人： 朗姆研究公司
发明人： 谢耀宗 , 马修·伯特伦·爱德华·格里菲思 , 罗郑硕 , 照健·史蒂文·黎 , 大卫·约瑟夫·曼迪亚
IPC分类号： H01L21/768 , H01L21/285 , H01L21/02 , C23C16/02 , C23C16/04 , C23C16/06
摘要： 提供了一种用于填充半导体衬底经保形层加衬的特征的有效率方法，该方法利用金属前体以在特征的底部处选择性地沉积金属以及从特征侧壁蚀刻保形层衬垫。
-
公开(公告)号：CN110731003B
公开(公告)日：2024-03-26
申请号：CN201880038116.0
申请日：2018-04-09
申请人： 朗姆研究公司
发明人： 施卢蒂·维维克·托姆贝尔 , 拉什纳·胡马雍 , 米卡尔·达内克 , 照健·史蒂文·黎 , 约瑟亚·科林斯 , 汉娜·班诺乐克 , 格里芬·约翰·肯尼迪 , 戈鲁恩·布泰尔 , 帕特里克·范克利蒙布特
IPC分类号： H01L21/285 , H10B12/00 , H01L21/02 , H01L21/324
摘要： 本文提供了用于逻辑和存储器应用的低电阻金属化堆叠结构以及相关的制造方法。在一些实现方案中，所述方法涉及：在衬底上提供含钨(W)层；并且在所述含W层上沉积含钼(Mo)层。在一些实现方式中，该方法涉及直接在介电或氮化钛(TiN)衬底上沉积含Mo层，而没有中间的含W层。
-
公开(公告)号：CN114342062A
公开(公告)日：2022-04-12
申请号：CN202080062173.X
申请日：2020-09-01
申请人： 朗姆研究公司
发明人： 罗郑硕 , 谢耀宗 , 照健·史蒂文·黎 , 帕特里克·范克利蒙布特
IPC分类号： H01L21/768 , C23C16/14 , C23C16/455
摘要： 提供以钼(Mo)来填充图案化特征的方法。该方法涉及在包含介电侧壁的特征的底部含金属表面上选择性沉积钼(Mo)膜。在该底部表面上选择性生长Mo使得能进行从下到上的生长以及高质量无孔洞的填充。还提供了相关的装置。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.028 秒)
