-
公开(公告)号:CN103037628A
公开(公告)日:2013-04-10
申请号:CN201210244200.2
申请日:2012-07-13
申请人: 株式会社东芝
IPC分类号: H05K3/10
CPC分类号: H05K3/022 , H05K1/189 , H05K3/0091 , H05K3/281 , H05K3/4069 , H05K2201/0191 , Y10T156/10
摘要: 根据一个实施例,设备包括:配置成在第一导体层的表面上部分地设置第二导体层的装置;配置成在第一导体层的表面上部分地设置第一绝缘层的装置;配置成在使设置在第一导体层的表面上的第二导体层和第一绝缘层从与第一导体层相反的一侧被第三导体层覆盖的状态下,使第一导体层、第二导体层、第一绝缘层和第三导体层成一体的装置;配置成通过部分地去除在通过一体化而获得的结构中的第一导体层和第三导体层中的至少一个,来形成导线分布图的装置;和配置成覆盖结构的两侧的装置。
-
公开(公告)号:CN101516160A
公开(公告)日:2009-08-26
申请号:CN200910009640.8
申请日:2009-01-20
申请人: 株式会社东芝
IPC分类号: H05K1/02 , H05K1/09 , H01L23/522
CPC分类号: H05K1/0218 , H05K1/0219 , H05K1/0237 , H05K1/0393 , H05K1/095 , H05K3/281 , H05K3/4664 , H05K2201/0257 , H05K2201/0266 , H05K2201/0272 , H05K2201/0715 , H05K2201/09236 , H05K2201/09618
摘要: 柔性印刷配线板的实施例包括:包含第一表面和第二表面的基底层,第一表面被暴露;形成在基底层的第二表面上的信号层;层叠在基底层上以覆盖信号层的覆盖层;以及镀在覆盖层上以覆盖信号层的接地层,接地层包含其中混合金属粉末和金属纳米粒子的导电膏。本发明还提供包括该柔性印刷配线板的电子设备。
-
-
-
公开(公告)号:CN1578590A
公开(公告)日:2005-02-09
申请号:CN200410062122.X
申请日:2004-07-02
申请人: 株式会社东芝
发明人: 八甫谷明彦
IPC分类号: H05K1/14
CPC分类号: H05K3/282 , H05K3/244 , H05K3/3415 , H05K3/3447 , H05K3/3468 , H05K3/42 , H05K2203/0769 , H05K2203/0786 , H05K2203/1572 , Y02P70/613 , Y10T29/4913
摘要: 一种印刷线路板包括:其上安装表面安装元件的焊盘,和其中插入提供有引线的电子元件的引线的通孔,执行表面处理,对通孔应用镍-金镀覆,以使用水溶性预涂熔剂覆盖焊盘。
-
公开(公告)号:CN102857720B
公开(公告)日:2016-03-30
申请号:CN201110425989.7
申请日:2011-12-19
申请人: 株式会社东芝
CPC分类号: H04N5/64 , H05K1/0393 , H05K3/281 , H05K3/4069 , H05K2201/1034 , H05K2203/0278
摘要: 根据一个实施例,电子设备的特征在于包括外壳(56,84)和在外壳(56,84)中的柔性印刷线路板。柔性印刷线路板(1)包括通孔(3)、绝缘体(2)、第一导电图案(4)和第二导电图案(5)。绝缘体(2)被涂布在通孔(3)周围,并且包括第一面(2a)和与第一面(2a)相对的第二面(2b)。第一导电图案(4)在第一面(2a)上连接到通孔(3)。第二导电图案(5)在第二面(2b)上连接到通孔(3)。
-
公开(公告)号:CN101321431A
公开(公告)日:2008-12-10
申请号:CN200810093382.1
申请日:2008-04-16
申请人: 株式会社东芝
CPC分类号: H05K1/0218 , H05K1/0237 , H05K1/0393 , H05K3/4664 , H05K2201/0715 , H05K2201/09236
摘要: 软性印刷电路板,包括:具有电绝缘性能的带基薄膜;形成在带基薄膜上并包括一对差分信号线以及接地线的导电图形;形成在导电图形上的绝缘层;形成在绝缘层上的导电层;以及通过形成在绝缘层上的穿透孔电连接接地线和导电层的连接部分。
-
公开(公告)号:CN100428873C
公开(公告)日:2008-10-22
申请号:CN200410068372.4
申请日:2004-08-31
申请人: 株式会社东芝
发明人: 八甫谷明彦
摘要: 根据本发明,例如,在板芯部件(10)的第三层(L(3))上形成其导体厚度(TH(#1))大于布线图形(14(3))的导体厚度(Th(3))的通路支承平台(12(#1))。通过在其上形成了通路支承平台(12(#1))的板芯部件10(2)上,经由绝缘层(18(1))在与通路支承平台(12(#1))相对的平面方向上钻孔,并使该钻孔到达通路支承平台(12(#1)),从而形成具有预定直径的孔。该孔的内壁被预定电镀部分(19(#1))覆盖,以形成用于将第一层(L(1))和第三层(L(3))电路连接在一起的盲通孔(11(#1))。
-
公开(公告)号:CN1622740A
公开(公告)日:2005-06-01
申请号:CN200410068372.4
申请日:2004-08-31
申请人: 株式会社东芝
发明人: 八甫谷明彦
摘要: 根据本发明,例如,在板芯部件(10)的第三层(L(3))上形成其导体厚度(TH(#1))大于布线图形(14(3))的导体厚度(Th(3))的通路支承平台(12(#1))。通过在其上形成了通路支承平台(12(#1))的板芯部件10(2)上,经由绝缘层(18(1))在与通路支承平台(12(#1))相对的平面方向上钻孔,并使该钻孔到达通路支承平台(12(#1)),从而形成具有预定直径的孔。该孔的内壁被预定电镀部分(19(#1))覆盖,以形成用于将第一层(L(1))和第三层(L(3))电路连接在一起的盲通孔(11(#1))。
-
公开(公告)号:CN107275303A
公开(公告)日:2017-10-20
申请号:CN201710102186.5
申请日:2017-02-24
申请人: 株式会社东芝
发明人: 八甫谷明彦
IPC分类号: H01L23/488 , H01L21/60
摘要: 本发明的实施方式涉及半导体装置及其制造方法。本发明的实施方式的半导体装置具备导电部、绝缘层、分子接合层和金属镀层。上述绝缘层具有使上述导电部的至少一部分露出的露出部。上述分子接合层至少设置于上述绝缘层的表面上。上述金属镀层通过上述分子接合层与上述绝缘层的表面接合。上述分子接合层的至少一部分与上述绝缘层中包含的绝缘原材料发生了化学键合。上述分子接合层的至少一部分与上述金属镀层中包含的金属发生了化学键合。上述金属镀层通过上述露出部而与上述导电部电连接。
-
-
-
-
-
-
-
-
-