元件形成用衬底及其制造方法和半导体装置

    公开(公告)号:CN1518058A

    公开(公告)日:2004-08-04

    申请号:CN200410000996.2

    申请日:2004-01-17

    IPC分类号: H01L21/00

    摘要: 本发明的目的是能在SOI衬底上形成高品质的非SOI区域,在同一半导体芯片上有效地集成逻辑电路和DRAM。该目的是通过下述方法实现的。在元件形成用衬底的制造方法中,在使各自的主面对置的状态下经氧化膜(111)、(121)将在主面上具有热氧化膜(111)的支撑侧衬底(110)与在主面上具有热氧化膜(121)的有源层侧衬底(120)接合后,从与有源层侧衬底(120)的主面相反一侧的面到氧化膜(111)的中途的深度为止有选择地刻蚀有源层侧衬底(120)和氧化膜(121)、(111)的一部分,其次,在有源层侧衬底(120)的刻蚀侧面部上形成侧壁绝缘膜145,其次,有选择地刻蚀有源层侧衬底(120)的正下方以外剩下的氧化膜(111),其次,在由氧化膜的除去而露出的支撑侧衬底(110)上形成单晶半导体层。

    元件形成用衬底及其制造方法和半导体装置

    公开(公告)号:CN1819215A

    公开(公告)日:2006-08-16

    申请号:CN200610000325.5

    申请日:2004-01-17

    摘要: 本发明的目的是能在SOI衬底上形成高品质的非SOI区域,在同一半导体芯片上有效地集成逻辑电路和DRAM。该目的是通过下述方法实现的。在元件形成用衬底的制造方法中,在使各自的主面对置的状态下经氧化膜(111)、(121)将在主面上具有热氧化膜(111)的支撑侧衬底(110)与在主面上具有热氧化膜(121)的有源层侧衬底(120)接合后,从与有源层侧衬底(120)的主面相反一侧的面到氧化膜(111)中的任意位置为止有选择地刻蚀有源层侧衬底(120)和氧化膜(121)、(111)的一部分,其次,在有源层侧衬底(120)的刻蚀侧面部上形成侧壁绝缘膜145,其次,有选择地刻蚀有源层侧衬底(120)的正下方以外剩下的氧化膜(111),其次,在由氧化膜的除去而露出的支撑侧衬底(110)上形成单晶半导体层。

    元件形成用衬底及其制造方法和半导体装置

    公开(公告)号:CN1265448C

    公开(公告)日:2006-07-19

    申请号:CN200410000996.2

    申请日:2004-01-17

    IPC分类号: H01L21/70 H01L21/00

    摘要: 本发明的目的是能在SOI衬底上形成高品质的非SOI区域,在同一半导体芯片上有效地集成逻辑电路和DRAM。该目的是通过下述方法实现的。在元件形成用衬底的制造方法中,在使各自的主面对置的状态下经氧化膜(111)、(121)将在主面上具有热氧化膜(111)的支撑侧衬底(110)与在主面上具有热氧化膜(121)的有源层侧衬底(120)接合后,从与有源层侧衬底(120)的主面相反一侧的面到氧化膜(111)中的任意位置为止有选择地刻蚀有源层侧衬底(120)和氧化膜(121)、(111)的一部分,其次,在有源层侧衬底(120)的刻蚀侧面部上形成侧壁绝缘膜145,其次,有选择地刻蚀有源层侧衬底(120)的正下方以外剩下的氧化膜(111),其次,在由氧化膜的除去而露出的支撑侧衬底(110)上形成单晶半导体层。