公开(公告)号：CN105247692B

公开(公告)日：2017-07-14

申请号：CN201480030562.9

申请日：2014-03-26

申请人： 索泰克公司

发明人： R·克劳斯 ,  塞西尔·奥尔内特 ,  E·马扎莱拉 ,  F·迪姆罗特 ,  埃里克·圭奥特

IPC分类号： H01L31/18

CPC分类号： H01L33/0079 ,  H01L21/67092 ,  H01L21/6835 ,  H01L21/6836 ,  H01L21/76251 ,  H01L21/76254 ,  H01L21/76275 ,  H01L31/02008 ,  H01L31/024 ,  H01L31/028 ,  H01L31/0304 ,  H01L31/047 ,  H01L31/1876 ,  H01L31/1892 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68363 ,  H01L2221/68368 ,  H01L2221/68386 ,  H01L2223/54426 ,  Y02E10/50 ,  Y02P70/521

摘要： 本发明涉及一种用于多个光伏电池的制造方法，该制造方法包括以下步骤：获得相对于彼此以第一距离放置的多个光伏电池(8121‑8124)；将伸展材料(1150)附接至所述多个光伏电池；以及使所述伸展材料伸展(S61)，使得所述多个光伏电池相对于彼此以第二距离产生，其中，所述第二距离大于所述第一距离。

公开(公告)号：CN102782827B

公开(公告)日：2014-08-06

申请号：CN201080064953.4

申请日：2010-12-30

申请人： 速力斯公司

发明人： M·M·穆斯利赫 ,  D·X·王

IPC分类号： H01L21/677 ,  H01L21/683

CPC分类号： H01L21/6833 ,  G03F7/70708 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/3065 ,  H01L21/683 ,  H01L21/6831 ,  H01L21/76251 ,  H01L21/76275 ,  H01L21/76281 ,  H01L21/76879 ,  H02N13/00 ,  Y02P80/30

摘要： 本发明在一个实施例中提供了一种载具，该载具包括具有由前侧沟槽划分的隔离的正电极区域和隔离的负电极区域的顶部半导体层，该前侧沟槽贯穿顶部半导体层至少至位于顶部半导体层和底部半导体层之间的基底绝缘层。一介质层覆盖载具的顶部的暴露表面。贯穿底部半导体层至少至绝缘层的背侧沟槽形成与前侧正电极区域和负电极区域对应的隔离的背侧区域。位于底部半导体层上且耦接至正电极区域和负电极区域的背侧触点允许了前侧电极区域的充电。

公开(公告)号：CN1722363A

公开(公告)日：2006-01-18

申请号：CN200510065300.9

申请日：2005-04-19

申请人： 国际商业机器公司

发明人： 陈国仕 ,  布鲁斯·B.·多丽丝 ,  凯思琳·W.·瓜里尼 ,  杨美基 ,  舍里施·纳拉丝穆哈 ,  亚历山大·拉兹尼赛克 ,  克恩·拉姆 ,  德温得拉·K.·萨达纳 ,  师利仁 ,  杰弗里·W.·斯莱特 ,  杨敏

IPC分类号： H01L21/02 ,  H01L21/8238 ,  H01L21/84 ,  H01L21/336 ,  H01L27/092 ,  H01L27/12 ,  H01L29/78

CPC分类号： H01L29/7842 ,  H01L21/2022 ,  H01L21/76275 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/78687

摘要： 提供了制作应变含硅混合衬底的方法以及用此方法制作的应变含硅混合衬底。在本发明的方法中，应变硅层被形成来覆盖再生长的半导体材料、第二半导体层、或二者。根据本发明，应变硅层的晶向与再生长的半导体层或第二半导体层的晶向相同。此方法提供了一种混合衬底，其中至少一个器件层包括应变硅。

公开(公告)号：CN1685497A

公开(公告)日：2005-10-19

申请号：CN03823519.6

申请日：2003-09-26

申请人： S.O.I.TEC绝缘体上硅技术公司

发明人： E·内雷 ,  C·马勒维尔 ,  L·埃斯卡劳特

IPC分类号： H01L21/762 ,  H01L21/324

CPC分类号： H01L21/3247 ,  H01L21/324 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/76283

摘要： 本发明涉及一种用于选自于半导体材料的晶片的表面处理工艺，通过转移技术获得该晶片，以及该工艺包括依次包含下述步骤的快速退火阶段：a)温度上升的第一个斜坡，是为了开始加热，b)第一次稳定停止，是为了稳定温度，c)温度上升的第二个斜坡，其特征在于在第二个斜坡期间，在称为低的第一温度范围之内温度上升的平均斜率具有第一值，然后在称为高的温度范围之内增加。

公开(公告)号：CN1430285A

公开(公告)日：2003-07-16

申请号：CN02160880.6

申请日：2002-12-27

申请人： 株式会社东芝

发明人： 永野元 ,  新田伸一 ,  亲松尚人

IPC分类号： H01L27/12 ,  H01L21/84

CPC分类号： H01L27/10894 ,  H01L21/76251 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/76278 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/10829 ,  H01L27/10861 ,  H01L27/1087 ,  H01L27/10897 ,  H01L27/1203 ,  H01L2924/0002 ,  H01L2924/00

摘要： 半导体器件具有在支撑衬底的第一区域上，隔着埋入氧化物层形成的第一半导体层；形成在所述支撑衬底的第二区域上的第二半导体层。所述支撑衬底和所述第二半导体层的界面实质上与所述埋入氧化物层的下表面处于同一平面，或位于比所述埋入氧化物层更深的部分。

公开(公告)号：CN1231065A

公开(公告)日：1999-10-06

申请号：CN98800930.7

申请日：1998-06-30

申请人： 精工爱普生株式会社

发明人： 井上聪 ,  下田达也 ,  宫泽和加雄

IPC分类号： H01L27/12 ,  H01L21/336 ,  H01L29/786 ,  G02F1/136

CPC分类号： H01L27/1266 ,  B23K26/40 ,  B23K26/57 ,  B23K2103/172 ,  G02F1/13454 ,  G02F1/1362 ,  H01L21/2007 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/76283 ,  H01L21/76289 ,  H01L27/1214 ,  H01L29/78603 ,  H01L2221/68359 ,  H01L2221/68368

摘要： 一种将形成于衬底上的薄膜器件转移到一次转移体上,之后又转移到二次转移体上的薄膜器件制作方法。在激光可透过的衬底(100)上设有如非晶硅等的第1分离层(120)。在该衬底(100)上形成TFT等的薄膜器件(140)。并且,在薄膜器件(140)上形成如热熔性粘合层等第2分离层(160),在其上形成一次转移体(180)。通过光照使第1分离层的内聚力减弱而将衬底(100)去除,并将薄膜器件(140)转移到一次转移体(180)。并且,在露出的薄膜器件(140)的下面通过粘合层(190)粘合二次转移体(200)。于是,通过例如热熔融使第2分离层的内聚力减弱而去除一次转移体。结果,薄膜器件(140)就可保持与衬底(100)的叠层关系原样不变而转移到二次转移体(200)上。

公开(公告)号：CN102263054A

公开(公告)日：2011-11-30

申请号：CN201110117188.4

申请日：2011-05-06

申请人： 硅绝缘体技术有限公司

发明人： 康斯坦丁·布德尔 ,  卡洛斯·马祖拉

IPC分类号： H01L21/762 ,  H01L21/8238

CPC分类号： H01L21/76283 ,  H01L21/76275 ,  H01L29/66181

摘要： 本发明涉及一种多层晶片中的沟槽结构，以及在多层晶片中制造该沟槽结构的方法，所述多层晶片包含衬底、位于衬底上的氧化物层和位于氧化物层上的半导体层，所述方法包括以下步骤：穿过半导体层和氧化物层形成沟槽并延伸至衬底中，并对所形成的沟槽进行退火处理，以使在所述沟槽的内表面处，所述半导体层的部分材料在所述氧化物层在沟槽内表面处露出的部分的至少一部分上流动。

公开(公告)号：CN100568535C

公开(公告)日：2009-12-09

申请号：CN200480021683.3

申请日：2004-08-11

申请人： 国际商业机器公司

发明人： R·登纳德 ,  W·亨施 ,  H·哈纳菲

IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L21/762

CPC分类号： H01L29/78696 ,  H01L21/76256 ,  H01L21/76275 ,  H01L29/66772 ,  H01L29/78648 ,  H01L29/78654

摘要： 本发明提供了SOI CMOS技术，利用该技术将多晶硅后栅极用于控制前栅极器件的阈值电压，并且nMOS和pMOS后栅极彼此和与所述前栅极无关地切换。具体地说，本发明提供了一种制造后栅极型完全耗尽的CMOS器件的方法，其中所述器件的后栅极与所述器件的前栅极以及源极/漏极延伸自对准。这样的结构使电容最小，同时提高了器件和电路性能。利用现有的SIMOX(氧离子注入隔离)或接合SOI晶片、晶片接合和减薄、多晶Si蚀刻、低压化学气相沉积以及化学机械抛光，制造本发明的后栅极型完全耗尽的COMS器件。

公开(公告)号：CN1836323A

公开(公告)日：2006-09-20

申请号：CN200480023498.8

申请日：2004-05-27

申请人： 国际商业机器公司

发明人： 布鲁斯·多里斯 ,  凯瑟琳·瓜里尼 ,  杨美基 ,  施里施·纳拉西姆哈 ,  科恩·里姆 ,  杰弗里·W·斯莱特 ,  杨敏

IPC分类号： H01L21/8238 ,  H01L21/84

CPC分类号： H01L21/76275 ,  H01L21/823807 ,  H01L21/84

摘要： 提供了一种集成的半导体结构，它包含至少一个形成在对器件最佳的第一晶面上的器件，而另一器件被形成在对此另一器件最佳的不同的第二晶面上。形成此集成结构的方法包括提供键合衬底，此键合衬底至少包括第一晶向的第一半导体层和不同的第二晶向的第二半导体层。部分键合衬底被保护以确定第一器件区，而键合衬底的其它部分不被保护。键合衬底的未被保护部分然后被腐蚀，以便暴露第二半导体层的表面，并在暴露的表面上再生长半导体材料。在整平之后，第一半导体器件被形成在第一器件区中，而第二半导体器件被形成在再生长材料中。

公开(公告)号：CN1508840A

公开(公告)日：2004-06-30

申请号：CN03157738.5

申请日：2003-08-25

申请人： 三菱电机株式会社

发明人： 秋山肇 ,  保田直纪

IPC分类号： H01L21/00

CPC分类号： H01L21/76275 ,  H01L29/0649 ,  H01L29/0692 ,  H01L29/402 ,  H01L29/78603 ,  H01L29/8611

摘要： 本发明的介质分离型半导体装置包括：设于半导体衬底(1)的第一主面的主介质层(3－1)、隔着主介质层(3－1)面对半导体衬底(1)的第一导电型的第一半导体层(2)、形成于第一半导体层(2)表面的第一导电型的第二半导体层(4)、包围第一半导体层(2)外周边的第二导电型的第三半导体层(5)、包围第三半导体层(5)外周边的环形绝缘膜(9)、设于第二半导体层(4)上的第一主电极、设于第三半导体层(5)上的第二主电极、设于半导体衬底(1)的第二主面的背面电极(8)、设于第二半导体层(4)正下方且至少与第二主面一部分接合的辅助介质层(3－2)。由于上述结构，本发明的介质分离型半导体装置能够不损及RESURF效应地提高耐压性能。