公开(公告)号：CN103579026B

公开(公告)日：2016-12-28

申请号：CN201310314370.8

申请日：2013-07-24

申请人： 英飞凌科技股份有限公司

发明人： 阿尔方斯·德赫 ,  卡斯滕·阿伦斯 ,  安德烈·施门 ,  达米安·索伊卡

IPC分类号： H01L21/60 ,  H01L23/488 ,  H01L23/60

CPC分类号： H01L21/76289 ,  H01L21/764 ,  H01L23/60 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L27/0288 ,  H01L2224/32245 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/181 ,  H02H9/046 ,  H01L2924/00 ,  H01L2924/00012

摘要： 本发明公开了场发射器件及其制造方法。在本发明的一个实施方式中，一种电子装置包括设置在基板中的第一发射极/集电极区域和第二发射极/集电极区域。所述第一发射极/集电极区域具有第一边缘/尖端，并且所述第二发射极/集电极区域具有第二边缘/尖端。一间隙分离所述第一边缘/尖端和所述第二边缘/尖端。所述第一发射极/集电极区域、所述第二发射极/集电极区域以及所述间隙形成场发射器件。

公开(公告)号：CN104810364A

公开(公告)日：2015-07-29

申请号：CN201410037719.2

申请日：2014-01-26

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 黄河 ,  克里夫·德劳利

IPC分类号： H01L27/04 ,  H01L21/77

CPC分类号： H01L21/84 ,  H01L21/76264 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/823418 ,  H01L21/823475 ,  H01L27/1203 ,  H01L29/66575 ,  H01L29/7833

摘要： 本发明提供一种集成电路及其制造方法，涉及半导体技术领域。本发明的集成电路，包括串联的晶体管以及位于串联的晶体管的栅极之间的密闭腔体，可以实现晶体管的漏极与栅极的低介电绝缘，从而降低漏极与栅极间的耦合电容，提高集成电路的性能。本发明的集成电路的制造方法，用于制造上述集成电路，制备的集成电路同样具有上述优点。

公开(公告)号：CN102842616A

公开(公告)日：2012-12-26

申请号：CN201110166632.1

申请日：2011-06-20

申请人： 中国科学院微电子研究所 ,  北京北方微电子基地设备工艺研究中心有限责任公司

发明人： 尹海洲 ,  朱慧珑 ,  骆志炯

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L27/092 ,  H01L21/76272 ,  H01L21/76283 ,  H01L21/76289 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/1083 ,  H01L29/66477 ,  H01L29/78

摘要： 本发明提供了一种半导体结构，该结构包括衬底、半导体基体、半导体辅助基体层、空腔、栅极堆叠、侧墙、源/漏区，其中所述栅极堆叠位于所述半导体基体之上，所述侧墙位于所述栅极堆叠的侧壁上，所述源/漏区嵌于所述半导体基体中，并位于所述栅极堆叠的两侧，所述空腔嵌于所述衬底中，所述半导体基体悬置所述空腔上方，在沿栅极长度的方向上，所述半导体基体中间的厚度大于其两侧的厚度，在沿栅极宽度的方向上，所述半导体基体与所述衬底相连，所述半导体辅助基体层位于所述半导体基体的侧壁上，所述半导体辅助基体层与所述源漏区具有相反的掺杂类型，且其掺杂浓度高于所述半导体基体的掺杂浓度。相应地，本发明还提供了一种半导体结构的制造方法。利于抑制短沟效应，提高器件性能，并降低成本，简化工艺。

公开(公告)号：CN1269197C

公开(公告)日：2006-08-09

申请号：CN200410000470.4

申请日：2004-01-29

申请人： 台湾积体电路制造股份有限公司

发明人： 杨育佳 ,  胡正明

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L29/772 ,  H01L27/092

CPC分类号： H01L27/1203 ,  H01L21/76289 ,  H01L21/84

摘要： 本发明提出一种具有平台式隔离的应变通道场效应晶体管及其制造方法。本发明的具有平台式隔离的应变通道场效应晶体管包括一绝缘层和多个岛状的应变硅主动层。其中，岛状的应变硅主动层设于绝缘层之上，且岛状的应变硅主动层彼此分隔。

公开(公告)号：CN1519900A

公开(公告)日：2004-08-11

申请号：CN200410000470.4

申请日：2004-01-29

申请人： 台湾积体电路制造股份有限公司

发明人： 杨育佳 ,  胡正明

IPC分类号： H01L21/336 ,  H01L21/8234 ,  H01L29/772 ,  H01L27/092

CPC分类号： H01L27/1203 ,  H01L21/76289 ,  H01L21/84

摘要： 本发明提出一种具有平台式隔离的应变通道场效应晶体管及其制造方法。本发明的具有平台式隔离的应变通道场效应晶体管包括一绝缘层和多个岛状的应变硅主动层。其中，岛状的应变硅主动层设于绝缘层之上，且岛状的应变硅主动层彼此分隔。

公开(公告)号：CN104681556B

公开(公告)日：2017-12-05

申请号：CN201310627131.8

申请日：2013-11-28

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 黄河 ,  洪中山

IPC分类号： H01L27/04 ,  H01L21/764

CPC分类号： H01L23/552 ,  H01L21/76232 ,  H01L21/76289 ,  H01L21/84 ,  H01L23/66 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/66651 ,  H01L29/7838 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供一种集成电路及其制造方法和电子装置，涉及半导体技术领域。该集成电路包括半导体衬底以及位于所述半导体衬底上的晶体管，其中，所述半导体衬底内设置有位于所述晶体管的下方的空腔。本发明的集成电路，由于在晶体管下方的半导体衬底内设置有空腔，可以隔离晶体管与半导体衬底，因此可以降低晶体管的源极、漏极和栅极以及互连线与半导体衬底之间的寄生耦合作用，减小因基板耦合效应产生的寄生电容，提高集成电路的性能。本发明的集成电路的制造方法，用于制造上述集成电路，制得的集成电路同样具有上述优点。本发明的电子装置，使用了上述集成电路，因而也具有上述优点。

公开(公告)号：CN103456768B

公开(公告)日：2016-05-04

申请号：CN201310080401.8

申请日：2013-03-13

申请人： 台湾积体电路制造股份有限公司

发明人： 许鸿生 ,  杨岱宜 ,  吴威鼎 ,  钟明达 ,  游绍祺

IPC分类号： H01L29/06 ,  H01L21/762

CPC分类号： H01L21/823481 ,  H01L21/76264 ,  H01L21/76283 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/823475 ,  H01L27/088 ,  H01L29/0649 ,  H01L2221/1047

摘要： 一种器件包括半导体衬底；位于半导体衬底上方的接触塞；以及位于半导体衬底上方的层间介电(ILD)层，并且接触塞设置在ILD层中。气隙被ILD层的一部分和半导体衬底密封。气隙形成环绕半导体衬底的一部分的完整的气隙环。本发明提供了深沟槽中具有气隙的半导体隔离结构。

公开(公告)号：CN104681556A

公开(公告)日：2015-06-03

申请号：CN201310627131.8

申请日：2013-11-28

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 黄河 ,  洪中山

IPC分类号： H01L27/04 ,  H01L21/764

CPC分类号： H01L23/552 ,  H01L21/76232 ,  H01L21/76289 ,  H01L21/84 ,  H01L23/66 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/66651 ,  H01L29/7838 ,  H01L2223/6616 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明提供一种集成电路及其制造方法和电子装置，涉及半导体技术领域。该集成电路包括半导体衬底以及位于所述半导体衬底上的晶体管，其中，所述半导体衬底内设置有位于所述晶体管的下方的空腔。本发明的集成电路，由于在晶体管下方的半导体衬底内设置有空腔，可以隔离晶体管与半导体衬底，因此可以降低晶体管的源极、漏极和栅极以及互连线与半导体衬底之间的寄生耦合作用，减小因基板耦合效应产生的寄生电容，提高集成电路的性能。本发明的集成电路的制造方法，用于制造上述集成电路，制得的集成电路同样具有上述优点。本发明的电子装置，使用了上述集成电路，因而也具有上述优点。

公开(公告)号：CN104465665A

公开(公告)日：2015-03-25

申请号：CN201410474755.5

申请日：2014-09-17

申请人： 格罗方德半导体公司

发明人： K·弗罗贝格 ,  T·胡伊辛加 ,  E·R·普菲茨纳

IPC分类号： H01L27/12 ,  H01L21/77

CPC分类号： H01L29/165 ,  H01L21/76272 ,  H01L21/76283 ,  H01L21/76289 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0649

摘要： 本发明提供具有应变硅的集成电路及制造该电路的方法。一种集成电路，包括具有表面层、中间层和基底层的堆栈，其中，该表面层覆盖在该中间层上，以及该中间层覆盖在该基底层上。该表面层和该基底层包括应变硅，其中，硅原子被拉伸超出正常结晶硅原子间距离。该中间层包括结晶硅锗。

公开(公告)号：CN102328900A

公开(公告)日：2012-01-25

申请号：CN201110231784.5

申请日：2011-08-12

申请人： 上海先进半导体制造股份有限公司

发明人： 张挺 ,  郑晨焱 ,  夏佳杰 ,  谢志峰 ,  邵凯

IPC分类号： B81C1/00

CPC分类号： B81C1/00047 ,  B81B2201/0264 ,  B81B2203/0315 ,  B81B2203/033 ,  H01L21/3083 ,  H01L21/76283 ,  H01L21/76289

摘要： 本发明提供一种腔体的制造方法，包括步骤：提供硅基底，在硅基底上形成基底保护层；刻蚀基底保护层，形成多个窗口，直至露出下方的硅基底；以基底保护层为掩模，刻蚀硅基底，在硅基底中形成多个凹槽；在多个凹槽的侧壁形成侧壁保护层；以基底保护层和侧壁保护层为掩模，继续刻蚀凹槽，在硅基底中形成多个深槽；采用湿法腐蚀法腐蚀多个深槽，在硅基底内部形成腔体。本发明的制造方法属于正面加工工艺，不采用价格昂贵的背面工艺，其与传统的CMOS制造工艺完全兼容。本发明采用的工艺温度低于400度，并且形成腔体后基底的总厚度也大大减薄了。另外，本发明对工艺要求比较灵活，整个加工工艺稳定可靠，精度很高，并且成本较低。