公开(公告)号：CN111344867B

公开(公告)日：2023-06-16

申请号：CN201880073391.6

申请日：2018-11-08

Applicant: 株式会社电装

Inventor： 村川浩一 ,  高桥茂树 ,  住友正清

IPC: H01L29/739 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/78

Abstract: 一种半导体装置，在共通的衬底(10)形成有具有IGBT元件(3a)的IGBT区域(3)和具有FWD元件(4a)的FWD区域(4)，在阴极层(22)，形成有多个与第2电极(23)电连接并且与场截止层(20)构成PN结的载流子注入层(24)。并且，多个载流子注入层(24)中，如果将场截止层(20)的杂质浓度设为Nfs[cm‑3]，将载流子注入层(24)的沿半导体衬底(10)的平面方向的最短部分的长度设为L1[μm]，则L1＞6.8×10‑16×Nfs+20。

公开(公告)号：CN110249431B

公开(公告)日：2022-02-22

申请号：CN201880009680.X

申请日：2018-01-25

Applicant: 株式会社电装

Inventor： 宫田征典 ,  高桥茂树 ,  住友正清 ,  志贺智英

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739

Abstract: 半导体装置，具有元件部(1)和将元件部(1)包围的外周部(2)，在外周部(2)形成有深度比基极层(12)深的深层(23)，设深层(23)中的最靠元件部(1)侧的位置为边界位置(K)，设边界位置(K)与能够注入第1载流子的发射极区域(16)中的最靠外周部(2)侧的位置之间的距离为第1距离(L1)，设边界位置(K)与集电极层(21)中的半导体基板(10)的面方向上的端部的位置之间的距离为第2距离(L2)，将第1距离(L1)及第2距离(L2)进行调整，以使得基于因深层(23)而降低了的外周部(2)的耐压而该外周部(2)的载流子密度降低。

公开(公告)号：CN107251231A

公开(公告)日：2017-10-13

申请号：CN201680011373.6

申请日：2016-02-22

Applicant: 株式会社电装

Inventor： 住友正清 ,  荻野诚裕 ,  加藤之启

IPC: H01L29/78 ,  H01L29/739

Abstract: 半导体装置具备：半导体基板(10)，具有漂移层(11)；上述漂移层上的基极层(12)和载流子积聚层(13)；集电极层(22)，形成在上述漂移层中的上述基极层侧的相反侧；多个沟槽(14)，将上述基极层及上述载流子积聚层贯通而到达上述漂移层；栅极电极(16)，形成在上述沟槽内的栅极绝缘膜上；发射极区域(17)，形成在上述基极层的表层部，与上述沟槽相接。上述栅极绝缘膜中，形成在上述沟槽中的比峰值位置更靠上述集电极层侧的侧面上的部分的至少一部的厚度大于形成在比上述峰值位置更靠上述沟槽的开口部侧的侧面上的部分的厚度，上述峰值位置是上述载流子积聚层的杂质浓度最高的位置。

公开(公告)号：CN102403346B

公开(公告)日：2014-09-03

申请号：CN201110266729.X

申请日：2011-09-07

Applicant: 株式会社电装

Inventor： 住友正清 ,  樋口安史 ,  深津重光

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66348

Abstract: 一种半导体器件，包括漂移层(3)、漂移层(3)上的基极层(4)和沟槽栅极结构(8)。每个沟槽栅极结构包括穿透基极层(4)到达漂移层(3)的沟槽(5)、沟槽(5)的壁表面上的栅极绝缘层(6)以及栅极绝缘层(6)上的栅电极(7)。所述沟槽栅极结构(8)的底部部分位于所述漂移层(3)中并在预定方向上扩展，使得在所述方向中，相邻沟槽栅极结构(8)的所述底部部分之间的距离(L1)小于相邻沟槽栅极结构(8)的开口部分之间的距离(L2)。底部部分中的栅极绝缘层(6)的厚度大于开口部分中的栅极绝缘层(6)的厚度。

公开(公告)号：CN102403346A

公开(公告)日：2012-04-04

申请号：CN201110266729.X

申请日：2011-09-07

Applicant: 株式会社电装

Inventor： 住友正清 ,  樋口安史 ,  深津重光

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/66348

Abstract: 一种半导体器件，包括漂移层(3)、漂移层(3)上的基极层(4)和沟槽栅极结构(8)。每个沟槽栅极结构包括穿透基极层(4)到达漂移层(3)的沟槽(5)、沟槽(5)的壁表面上的栅极绝缘层(6)以及栅极绝缘层(6)上的栅电极(7)。所述沟槽栅极结构(8)的底部部分位于所述漂移层(3)中并在预定方向上扩展，使得在所述方向中，相邻沟槽栅极结构(8)的所述底部部分之间的距离(L1)小于相邻沟槽栅极结构(8)的开口部分之间的距离(L2)。底部部分中的栅极绝缘层(6)的厚度大于开口部分中的栅极绝缘层(6)的厚度。

公开(公告)号：CN107251231B

公开(公告)日：2020-09-18

申请号：CN201680011373.6

申请日：2016-02-22

Applicant: 株式会社电装

Inventor： 住友正清 ,  荻野诚裕 ,  加藤之启

IPC: H01L29/78 ,  H01L29/739

Abstract: 半导体装置具备：半导体基板(10)，具有漂移层(11)；上述漂移层上的基极层(12)和载流子积聚层(13)；集电极层(22)，形成在上述漂移层中的上述基极层侧的相反侧；多个沟槽(14)，将上述基极层及上述载流子积聚层贯通而到达上述漂移层；栅极电极(16)，形成在上述沟槽内的栅极绝缘膜上；发射极区域(17)，形成在上述基极层的表层部，与上述沟槽相接。上述栅极绝缘膜中，形成在上述沟槽中的比峰值位置更靠上述集电极层侧的侧面上的部分的至少一部的厚度大于形成在比上述峰值位置更靠上述沟槽的开口部侧的侧面上的部分的厚度，上述峰值位置是上述载流子积聚层的杂质浓度最高的位置。

公开(公告)号：CN111344867A

公开(公告)日：2020-06-26

申请号：CN201880073391.6

申请日：2018-11-08

Applicant: 株式会社电装

Inventor： 村川浩一 ,  高桥茂树 ,  住友正清

IPC: H01L29/739 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/78

Abstract: 一种半导体装置，在共通的衬底(10)形成有具有IGBT元件(3a)的IGBT区域(3)和具有FWD元件(4a)的FWD区域(4)，在阴极层(22)，形成有多个与第2电极(23)电连接并且与场截止层(20)构成PN结的载流子注入层(24)。并且，多个载流子注入层(24)中，如果将场截止层(20)的杂质浓度设为Nfs[cm-3]，将载流子注入层(24)的沿半导体衬底(10)的平面方向的最短部分的长度设为L1[μm]，则L1＞6.8×10-16×Nfs+20。

公开(公告)号：CN106537598B

公开(公告)日：2019-07-30

申请号：CN201580038290.1

申请日：2015-07-07

Applicant: 株式会社电装

Inventor： 住友正清 ,  高桥茂树

IPC: H01L29/739 ,  H01L27/04 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 半导体装置具备漂移层(11)、上述漂移层上的基极层(12)、上述基极层的相反侧的集电极层(21)及阴极层(22)、将上述基极层贯通的多个沟槽(13)、各沟槽内的栅极电极(17a、17b)、在上述基极层的表层部与上述沟槽相接的发射极区域(14)、与上述基极层及上述发射极区域连接的第1电极(19)、和与上述集电极层及上述阴极层连接的第2电极(23)。半导体衬底的二极管区域的栅极电极(17b)能够进行与IGBT区域的栅极电极(17a)不同的控制，被施加不在上述基极层中形成反型层(24)的电压。

公开(公告)号：CN107210299A

公开(公告)日：2017-09-26

申请号：CN201680005866.9

申请日：2016-01-13

Applicant: 株式会社电装

Inventor： 住友正清

IPC: H01L27/04 ,  H01L29/739 ,  H01L29/78

Abstract: 半导体装置具备：半导体基板(10)，具有漂移层(11)；所述漂移层上的基极层(12)；集电极层(23)及阴极层(24)，形成在所述漂移层的与所述基极层侧相反的一侧；多个沟槽(13)，贯通所述基极层到达所述漂移层，沿着一个方向形成；栅电极(19)，在所述沟槽内经由栅极绝缘膜(18)形成；以及发射极区域(14)，形成在所述基极层的表层部，与所述沟槽相接。所述半导体基板具有IGBT区域(1a)和FWD区域(1b)，所述IGBT区域(1a)具有所述发射极区域，所述FWD区域(1b)在所述基极层的表层部沿着所述一个方向交替地形成有注入抑制区域(16)和接触区域(17)。

公开(公告)号：CN102347356B

公开(公告)日：2014-08-20

申请号：CN201110211992.9

申请日：2011-07-27

Applicant: 株式会社电装

Inventor： 西角拓高 ,  山本刚 ,  水野祥司 ,  住友正清 ,  藤井哲夫 ,  榊原纯 ,  山口仁 ,  服部佳晋 ,  田口理惠 ,  桑原诚

IPC: H01L29/739 ,  H01L29/78 ,  H01L29/10 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/7813 ,  H01L27/0629 ,  H01L27/0635 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/4983 ,  H01L29/66734 ,  H01L29/7391 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/7398 ,  H01L29/7805 ,  H01L29/7819 ,  H01L29/7825 ,  H01L29/7831 ,  H01L29/861 ,  H01L2924/0002 ,  H02M7/003 ,  H01L2924/00

Abstract: 半导体装置具有并列连接的绝缘栅构造的半导体开关元件和续流二极管。半导体开关元件包括：漂移层；基区；基区表层部的元件侧第1杂质区域；元件侧栅极电极，配置于夹在上述第1杂质区域与上述漂移层之间的上述基区中；第2杂质区域，与上述漂移层接触；元件侧第1电极，与元件侧第1杂质区域及上述基区电连接；元件侧第2电极，与上述第2杂质区域电连接。续流二极管包括：第1导电型层；第2导电型层；二极管侧第1电极，与上述第2导电型层连接；二极管侧第2电极，与上述第1导电型层连接；二极管侧第1杂质区域，配置在上述第2导电型层的表层部；二极管侧栅极电极，具有提供过剩载流子注入抑制栅极的第1栅极电极。