公开(公告)号：CN102157489B

公开(公告)日：2013-02-06

申请号：CN201110067394.9

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线（3）、通道（4）以及第一势垒金属膜（7）。此处，第一铜合金布线（3）形成在层间绝缘膜（1）内，在作为主要成分的Cu中含有预定的添加元素。通道（4）形成在层间绝缘膜（2）内，与第一铜合金布线（3）的上表面电连接。在第一铜合金布线（3）与通道（4）的连接部上，与第一铜合金布线（3）接触地形成第一势垒金属膜（7），该第一势垒金属膜（7）含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt%以下。

公开(公告)号：CN101271892B

公开(公告)日：2011-05-18

申请号：CN200810006288.8

申请日：2008-02-05

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  鸭岛隆夫 ,  网代优次 ,  铃村直仁 ,  福井胜一 ,  冈田昌和

IPC: H01L27/04 ,  H01L23/522 ,  H01L23/532 ,  H01L21/822 ,  H01L21/768

CPC classification number: H01L21/76832 ,  H01L21/76834 ,  H01L21/76883

Abstract: 本发明可以提高在最下层配线中含有埋入配线的半导体装置的可靠性。在半导体基板1的主面上形成MISFETQn、Qp，并在此主面上形成着绝缘膜10、11。在绝缘膜10、11中形成接触孔12并埋入着插塞13。在埋入了插塞13的绝缘膜11上形成绝缘膜14、15、16，在绝缘膜14、15、16中形成开口部17并埋入着配线20。绝缘膜15是对绝缘膜16进行蚀刻以形成开口部17时的蚀刻终止膜，且含有硅和碳。绝缘膜11的吸湿性高，绝缘膜15的耐湿性低，但在绝缘膜11与绝缘膜15之间插入绝缘膜14，通过将绝缘膜14设为Si(硅)原子的数密度大于绝缘膜11的膜来防止形成弱电性界面。

公开(公告)号：CN102157489A

公开(公告)日：2011-08-17

申请号：CN201110067394.9

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线（3）、通道（4）以及第一势垒金属膜（7）。此处，第一铜合金布线（3）形成在层间绝缘膜（1）内，在作为主要成分的Cu中含有预定的添加元素。通道（4）形成在层间绝缘膜（2）内，与第一铜合金布线（3）的上表面电连接。在第一铜合金布线（3）与通道（4）的连接部上，与第一铜合金布线（3）接触地形成第一势垒金属膜（7），该第一势垒金属膜（7）含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt%以下。

公开(公告)号：CN101924089A

公开(公告)日：2010-12-22

申请号：CN201010205285.4

申请日：2010-06-13

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  鸭岛隆夫 ,  竹若博基

IPC: H01L23/485 ,  H01L23/528

CPC classification number: H01L22/32 ,  H01L21/768 ,  H01L23/53223 ,  H01L23/53238 ,  H01L24/05 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05073 ,  H01L2224/05093 ,  H01L2224/05166 ,  H01L2224/05187 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/45147 ,  H01L2224/48847 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01082 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/1306 ,  H01L2924/3011 ,  H01L2924/351 ,  H01L2924/00014 ,  H01L2224/48824 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件。本发明用以抑制或者防止由向半导体器件的外部端子添加的外力而引起的在外部端子以下的绝缘膜中的裂缝的生成。形成于硅衬底的主表面上的布线层中的顶部布线层MH具有焊盘，该焊盘包括含铝的导体图案。在焊盘的下表面上布置有通过从下方层叠第一阻挡导体膜和第二阻挡导体膜来形成的阻挡导体膜。在比顶部布线层低一层的第五布线层之中，在与焊盘的探针接触区域在平面中交叠的区域中未布置导体图案。另外，第一和第二阻挡导体膜分别为以钛和氮化钛为主要成分的导体膜。第一阻挡导体膜也厚于第二阻挡导体膜。

公开(公告)号：CN101872756B

公开(公告)日：2013-01-02

申请号：CN201010194159.3

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有：第一铜合金布线，配置在第一层间绝缘膜内，在作为主要成分的Cu中添加有Al；第二层间绝缘膜，形成在所述第一层间绝缘膜上；和第二铜合金布线，配置在所述第二层间绝缘膜内，在作为主要成分的Cu中添加有Al，所述第二铜合金布线的所述Al的浓度小于所述第一铜合金布线的所述Al的浓度。

公开(公告)号：CN101000905B

公开(公告)日：2011-05-18

申请号：CN200710002205.3

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置等，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线(3)、通道(4)以及第一势垒金属膜(7)。此处，第一铜合金布线(3)形成在层间绝缘膜(1)内，在作为主要成分的Cu中含有预定的添加元素。通道(4)形成在层间绝缘膜(2)内，与第一铜合金布线(3)的上表面电连接。在第一铜合金布线(3)与通道(4)的连接部上，与第一铜合金布线(3)接触地形成第一势垒金属膜(7)，该第一势垒金属膜(7)含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt％以下。