公开(公告)号：CN107546206A

公开(公告)日：2018-01-05

申请号：CN201710475947.1

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  矢岛明 ,  前川和义

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

CPC classification number: H01L23/49838 ,  H01L23/13 ,  H01L23/3107 ,  H01L23/3157 ,  H01L23/3171 ,  H01L24/03 ,  H01L24/05 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L24/85 ,  H01L24/97 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2224/05083 ,  H01L2224/05084 ,  H01L2224/05554 ,  H01L2224/05558 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05664 ,  H01L2224/32245 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48463 ,  H01L2224/48465 ,  H01L2224/49113 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件，实现半导体芯片的缩小化，从而实现半导体器件的小型化。QFP中的半导体芯片的接合焊盘(4c)在其露出部(4ca)具有由连结角部(4n)与第一点(4q)的第一线段(4u)、连结角部(4n)与第二点(4r)的第二线段(4v)、连结第一点(4q)与第二点(4r)且朝向角部(4n)成为凸状的圆弧(4w)构成的连接柱配置区域(4x)。进而，在俯视接合焊盘(4c)时，连接柱(4h)的至少一部分与连接柱配置区域(4x)重叠配置。

公开(公告)号：CN105321931A

公开(公告)日：2016-02-10

申请号：CN201510300351.9

申请日：2015-06-03

Applicant: 瑞萨电子株式会社

Inventor： 古桥隆寿 ,  松本雅弘

IPC: H01L23/538

CPC classification number: H01L23/53223 ,  H01L23/53219 ,  H01L27/0629 ,  H01L27/14636 ,  H01L27/14643 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及半导体器件，一种提供提高的可靠性的具有电容器的半导体器件。布线和电容器形成在上覆半导体衬底的层间绝缘膜上，且另一层间绝缘膜形成在该层间绝缘膜上以便覆盖布线和电容器。电容器包括上覆层间绝缘膜的下电极、上覆层间绝缘膜以至少部分地覆盖下电极的上电极，以及插入下电极和上电极之间的电容绝缘膜。上电极和布线由同一层中的导电膜图案形成。一个插塞位于下电极下并电耦接至下电极，且另一插塞位于上电极的在平面图中与下电极不重叠的部分上并电耦接至上电极。另一插塞位于布线上并电耦接至该布线。

公开(公告)号：CN101872756B

公开(公告)日：2013-01-02

申请号：CN201010194159.3

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有：第一铜合金布线，配置在第一层间绝缘膜内，在作为主要成分的Cu中添加有Al；第二层间绝缘膜，形成在所述第一层间绝缘膜上；和第二铜合金布线，配置在所述第二层间绝缘膜内，在作为主要成分的Cu中添加有Al，所述第二铜合金布线的所述Al的浓度小于所述第一铜合金布线的所述Al的浓度。

公开(公告)号：CN101000905B

公开(公告)日：2011-05-18

申请号：CN200710002205.3

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置等，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线(3)、通道(4)以及第一势垒金属膜(7)。此处，第一铜合金布线(3)形成在层间绝缘膜(1)内，在作为主要成分的Cu中含有预定的添加元素。通道(4)形成在层间绝缘膜(2)内，与第一铜合金布线(3)的上表面电连接。在第一铜合金布线(3)与通道(4)的连接部上，与第一铜合金布线(3)接触地形成第一势垒金属膜(7)，该第一势垒金属膜(7)含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt％以下。

公开(公告)号：CN108140576A

公开(公告)日：2018-06-08

申请号：CN201580083418.6

申请日：2015-10-01

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  一之濑一仁 ,  矢岛明

IPC: H01L21/3205 ,  H01L21/768 ,  H01L23/522

CPC classification number: H01L21/3205 ,  H01L21/768 ,  H01L23/522 ,  H01L24/05 ,  H01L2224/05 ,  H01L2224/48091 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012

Abstract: 通过使重新布线从上层绝缘膜露出，防止重新布线因与水分或离子等反应而劣化。作为实现该目的的手段，在形成有形成在元件形成区域上的多个布线层、且具有与作为最上层的布线层的焊盘电极连接的重新布线的半导体器件中，在与重新布线相比更靠近切割区域的区域配置虚设图案。

公开(公告)号：CN102379036A

公开(公告)日：2012-03-14

申请号：CN200980158496.2

申请日：2009-04-30

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  藤泽雅彦 ,  大崎明彦 ,  石井敦司

IPC: H01L21/768 ,  H01L21/314 ,  H01L23/522

CPC classification number: H01L23/49503 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76811 ,  H01L21/76832 ,  H01L23/3128 ,  H01L23/3192 ,  H01L23/5329 ,  H01L23/53295 ,  H01L24/03 ,  H01L24/05 ,  H01L24/11 ,  H01L24/16 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/97 ,  H01L2224/02126 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/1147 ,  H01L2224/13022 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2224/32014 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/48599 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2224/92 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01044 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/01051 ,  H01L2924/01052 ,  H01L2924/01057 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/04941 ,  H01L2924/04953 ,  H01L2924/05042 ,  H01L2924/12041 ,  H01L2924/1306 ,  H01L2924/15153 ,  H01L2924/15165 ,  H01L2924/15311 ,  H01L2924/16195 ,  H01L2924/181 ,  H01L2924/30105 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2224/85 ,  H01L2924/00 ,  H01L2224/05556 ,  H01L2924/3512 ,  H01L2924/00012 ,  H01L2924/01004

Abstract: 本申请发明的目的在于提供一种提高半导体器件可靠性的技术，即使在层间绝缘膜的一部分中使用介电常数低于氧化硅膜的低介电常数膜的情况下，也能够提高半导体器件可靠性。具体而言，为了实现所述目的，由中杨氏模量膜形成构成第1精细层的层间绝缘膜IL1，因此能够使一体化的高杨氏模量层(半导体基板1S与接触层间绝缘膜CIL)与构成第2精细层的层间绝缘膜(低杨氏模量膜、低介电常数膜)IL2不直接接触地分离，能够分散应力。结果能够防止由低杨氏模量膜构成的层间绝缘膜IL2的膜剥离，能够提高半导体器件的可靠性。

公开(公告)号：CN102157489A

公开(公告)日：2011-08-17

申请号：CN201110067394.9

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线（3）、通道（4）以及第一势垒金属膜（7）。此处，第一铜合金布线（3）形成在层间绝缘膜（1）内，在作为主要成分的Cu中含有预定的添加元素。通道（4）形成在层间绝缘膜（2）内，与第一铜合金布线（3）的上表面电连接。在第一铜合金布线（3）与通道（4）的连接部上，与第一铜合金布线（3）接触地形成第一势垒金属膜（7），该第一势垒金属膜（7）含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt%以下。

公开(公告)号：CN107546206B

公开(公告)日：2022-10-14

申请号：CN201710475947.1

申请日：2017-06-21

Applicant: 瑞萨电子株式会社

Inventor： 松本雅弘 ,  矢岛明 ,  前川和义

IPC: H01L23/488 ,  H01L23/49 ,  H01L21/60

Abstract: 本发明提供一种半导体器件，实现半导体芯片的缩小化，从而实现半导体器件的小型化。QFP中的半导体芯片的接合焊盘(4c)在其露出部(4ca)具有由连结角部(4n)与第一点(4q)的第一线段(4u)、连结角部(4n)与第二点(4r)的第二线段(4v)、连结第一点(4q)与第二点(4r)且朝向角部(4n)成为凸状的圆弧(4w)构成的连接柱配置区域(4x)。进而，在俯视接合焊盘(4c)时，连接柱(4h)的至少一部分与连接柱配置区域(4x)重叠配置。

公开(公告)号：CN103413789A

公开(公告)日：2013-11-27

申请号：CN201310364531.4

申请日：2009-05-27

Applicant: 瑞萨电子株式会社

Inventor： 千叶原宏幸 ,  石井敦司 ,  和泉直生 ,  松本雅弘

IPC: H01L23/02 ,  H01L23/522 ,  H01L23/58

CPC classification number: H01L23/02 ,  H01L23/522 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体器件以及制造该半导体器件的方法，在该半导体器件中难以出现由层间电介质膜的裂缝造成的对密封环的破坏。第一叠层包括具有第一机械强度的第一层间电介质膜。第二叠层包括具有比第一机械强度高的机械强度的第二层间电介质膜。第一区域包括设置在第一叠层内的过孔和第一金属层。第二区域包括设置在第二叠层内的过孔和第二金属层。当从平面上看时，第二区域至少与第一区域的一部分重叠，第二区域不通过过孔与第一区域耦合，且在第二区域与第一区域之间夹持第二层间电介质膜。

公开(公告)号：CN102157489B

公开(公告)日：2013-02-06

申请号：CN201110067394.9

申请日：2007-01-12

Applicant: 瑞萨电子株式会社

Inventor： 古泽健志 ,  儿玉大介 ,  松本雅弘 ,  宫崎博史

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/76843 ,  H01L21/76805 ,  H01L21/76844 ,  H01L21/76877 ,  H01L21/76886 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及半导体装置的制造方法，该半导体装置具有在铜合金布线与通道的连接面上形成了含氮的势垒金属膜的结构，其中，能够抑制铜合金布线与通道之间的电阻的上升以及可抑制电阻的分散。在本发明的半导体装置中，具有第一铜合金布线（3）、通道（4）以及第一势垒金属膜（7）。此处，第一铜合金布线（3）形成在层间绝缘膜（1）内，在作为主要成分的Cu中含有预定的添加元素。通道（4）形成在层间绝缘膜（2）内，与第一铜合金布线（3）的上表面电连接。在第一铜合金布线（3）与通道（4）的连接部上，与第一铜合金布线（3）接触地形成第一势垒金属膜（7），该第一势垒金属膜（7）含有氮。预定的添加元素是通过与氮反应形成高电阻部的元素。此外，预定的添加元素的浓度为0.04wt%以下。