公开(公告)号：CN105938838A

公开(公告)日：2016-09-14

申请号：CN201610096881.0

申请日：2016-02-23

Applicant: 瑞萨电子株式会社

Inventor： 阿部智 ,  茶木原启 ,  梅田恭子 ,  川岛祥之 ,  齐藤健太郎

IPC: H01L27/115

CPC classification number: H01L28/60 ,  H01L27/0629 ,  H01L27/11573 ,  H01L27/11563

Abstract: 本发明涉及半导体装置的制造方法。本发明还提供了一种包括非易失性存储器、新颖的堆叠的电容性元件的半导体装置。所述半导体装置包括堆叠的电容性元件，其包括由形成在半导体衬底中的n型阱区制成的第一电容电极，被形成以隔着第一电容绝缘膜覆盖所述第一电容电极的第二电容电极，被形成以隔着第二电容绝缘膜覆盖所述第二电容电极的第三电容电极，被形成以隔着第三电容绝缘膜覆盖所述第三电容电极的第四电容电极。第一电位被施加到第一和第三电容电极，并且与所述第一电位不同的第二电位被施加到第二和第四电容电极。

公开(公告)号：CN104022083B

公开(公告)日：2018-12-14

申请号：CN201310723720.6

申请日：2013-12-25

Applicant: 瑞萨电子株式会社

Inventor： 鳥羽功一 ,  茶木原启 ,  川嶋祥之 ,  齐藤健太郎 ,  桥本孝司

IPC: H01L27/11521 ,  H01L21/318

Abstract: 本公开涉及制造半导体器件的方法。实现了具有非易失性存储器的半导体器件的特性的改进。形成第一MISFET、第二MISFET和存储器单元，并在其上形成由氧化硅膜制成的停止膜。然后，在停止膜上，形成由氮化硅膜制成的应力施加膜，并去除第二MISFET和存储器单元上的应力施加膜。之后，进行热处理以给第一MISFET施加应力。因此，SMT没有给每个元件施加，而是选择性地施加。这可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的第二MISFET的劣化的程度。这还可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的存储器单元的特性的劣化的程度。

公开(公告)号：CN106469723A

公开(公告)日：2017-03-01

申请号：CN201610548391.X

申请日：2016-07-13

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC: H01L27/02 ,  H01L27/115

CPC classification number: H01L21/28282 ,  H01L27/0629 ,  H01L27/11573 ,  H01L28/60 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/0207 ,  H01L21/77

Abstract: 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。(26)、形成于控制栅极电极(15)下的栅极绝缘膜

公开(公告)号：CN113314428A

公开(公告)日：2021-08-27

申请号：CN202110162639.X

申请日：2021-02-05

Applicant: 瑞萨电子株式会社

Inventor： 佐藤嘉昭 ,  椀泽光伸 ,  松本明 ,  出口善宣 ,  齐藤健太郎

IPC: H01L21/60 ,  H01L23/488 ,  H01L27/11517

Abstract: 本公开涉及一种制造半导体器件的方法。在根据一个实施例的制造半导体器件的方法中，在提供包括非易失性存储器、焊盘以及包括有机材料的绝缘膜的半导体晶片之后，使探针接触位于第二区域中的焊盘的表面，并且数据被写入到非易失性存储器。在此，通过对有机材料执行第一热处理来形成绝缘膜。而且，在对半导体晶片执行第二热处理并检查其中被写入数据的非易失性存储器之后，通过使用电镀法来在位于第一区域中的焊盘的表面上形成阻挡层和第一焊料材料。此外，通过对第一焊料材料执行第三热处理来在第一区域中形成凸块电极。

公开(公告)号：CN104022083A

公开(公告)日：2014-09-03

申请号：CN201310723720.6

申请日：2013-12-25

Applicant: 瑞萨电子株式会社

Inventor： 鳥羽功一 ,  茶木原启 ,  川嶋祥之 ,  齐藤健太郎 ,  桥本孝司

IPC: H01L21/8247 ,  H01L21/318

CPC classification number: H01L29/7847 ,  H01L21/28282 ,  H01L21/28518 ,  H01L21/3105 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823468 ,  H01L27/0922 ,  H01L27/1157 ,  H01L27/11573 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/66825 ,  H01L29/66833

Abstract: 本公开涉及制造半导体器件的方法。实现了具有非易失性存储器的半导体器件的特性的改进。形成第一MISFET、第二MISFET和存储器单元，并在其上形成由氧化硅膜制成的停止膜。然后，在停止膜上，形成由氮化硅膜制成的应力施加膜，并去除第二MISFET和存储器单元上的应力施加膜。之后，进行热处理以给第一MISFET施加应力。因此，SMT没有给每个元件施加，而是选择性地施加。这可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的第二MISFET的劣化的程度。这还可以减少由于形成应力施加膜的氮化硅膜中的H（氢）而导致的存储器单元的特性的劣化的程度。

公开(公告)号：CN106469723B

公开(公告)日：2021-12-07

申请号：CN201610548391.X

申请日：2016-07-13

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  杉山秀树 ,  茶木原启 ,  川岛祥之

IPC: H01L27/02 ,  H01L27/11563 ,  H01L27/11568

Abstract: 本发明涉及半导体装置及其制造方法，提高半导体装置的性能。在半导体装置中，通过相互相邻的控制栅极电极(15)和存储器栅极电极(26)、形成于控制栅极电极(15)下的栅极绝缘膜(13)以及形成于存储器栅极电极(26)下并且在内部具有电荷累积部的绝缘膜(27)来形成存储器单元(MC)。另外，在该半导体装置中，通过下部电极(16)、上部电极(23)以及形成于上部电极(23)与下部电极(16)之间的电容绝缘膜(27a)来形成电容元件(CD1)。下部电极(16)的厚度(TH2)薄于控制栅极电极(15)的厚度(TH1)。

公开(公告)号：CN104022118B

公开(公告)日：2018-07-17

申请号：CN201410042001.2

申请日：2014-01-28

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  茶木原启

IPC: H01L27/115

CPC classification number: H01L27/11568 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/32133 ,  H01L27/1157 ,  H01L29/0642 ,  H01L29/42344 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/792

Abstract: 本发明公开了一种半导体器件及其制造方法，提高半导体器件的性能。半导体器件具有沿着栅极长度方向间隔开的第一控制栅极电极和第二控制栅极电极、在第一控制栅极电极之上形成的第一帽绝缘膜以及在第二控制栅极电极之上形成的第二帽绝缘膜。另外，半导体器件具有在第一控制栅极电极的与第二控制栅极电极相对的侧上布置的第一存储器栅极电极和在第二控制栅极电极的与第一控制栅极电极相对的侧上布置的第二存储器栅极电极。在第二控制栅极电极侧上在第一帽绝缘膜的顶表面处的末端处于比第一控制栅极电极的在第二控制栅极电极侧上的侧表面更接近第一存储器栅极电极侧。

公开(公告)号：CN104022118A

公开(公告)日：2014-09-03

申请号：CN201410042001.2

申请日：2014-01-28

Applicant: 瑞萨电子株式会社

Inventor： 齐藤健太郎 ,  茶木原启

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11568 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/32133 ,  H01L27/1157 ,  H01L29/0642 ,  H01L29/42344 ,  H01L29/4916 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/788 ,  H01L29/792

Abstract: 本发明公开了一种半导体器件及其制造方法，提高半导体器件的性能。半导体器件具有沿着栅极长度方向间隔开的第一控制栅极电极和第二控制栅极电极、在第一控制栅极电极之上形成的第一帽绝缘膜以及在第二控制栅极电极之上形成的第二帽绝缘膜。另外，半导体器件具有在第一控制栅极电极的与第二控制栅极电极相对的侧上布置的第一存储器栅极电极和在第二控制栅极电极的与第一控制栅极电极相对的侧上布置的第二存储器栅极电极。在第二控制栅极电极侧上在第一帽绝缘膜的顶表面处的末端处于比第一控制栅极电极的在第二控制栅极电极侧上的侧表面更接近第一存储器栅极电极侧。

公开(公告)号：CN101051641B

公开(公告)日：2012-05-23

申请号：CN200710092267.8

申请日：2007-04-03

Applicant: 瑞萨电子株式会社

Inventor： 鸟羽功一 ,  石井泰之 ,  川岛祥之 ,  町田悟 ,  中川宗克 ,  齐藤健太郎 ,  松井俊一 ,  桥本孝司 ,  奥山幸祐

IPC: H01L27/115 ,  H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L29/49 ,  H01L21/8247 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11526 ,  H01L27/11531 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7885

Abstract: 公开一种具有非易失存储器的半导体器件，其干扰缺陷能得到减少或防止。非易失存储器的存储单元具有存储栅电极，该存储栅电极通过用于电荷存储的绝缘膜而在半导体衬底的主表面上方形成。在存储栅电极的侧面上形成第一侧壁，并且在第一侧壁的侧面处形成第二侧壁。在存储单元中源极的n+型半导体区域的上表面上形成硅化层，其在存储栅电极MG侧上的端部分由第二侧壁限定。