-
公开(公告)号：CN118202445A
公开(公告)日：2024-06-14
申请号：CN202280073432.8
申请日：2022-10-28
申请人： 罗姆股份有限公司
发明人： 中野佑纪
IPC分类号： H01L21/304 , H01L21/02 , H01L21/301 , H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78 , H01L29/872
摘要： 一种半导体装置的制造方法，包含以下工序：准备晶圆源的工序，该晶圆源具有一侧的第一主面以及另一侧的第二主面；在所述第一主面之上形成主面电极的工序；在所述主面电极之上形成端子电极的工序；以使所述端子电极的一部分露出的方式在所述第一主面之上形成密封绝缘体的工序，该密封绝缘体覆盖所述端子电极的周围；以及从所述晶圆源的厚度范围的中途部在沿着所述第一主面的水平方向上切断所述晶圆源，并将所述晶圆源分离为所述密封绝缘体侧的密封晶圆以及所述第二主面侧的未密封晶圆的工序。
-
公开(公告)号：CN118176590A
公开(公告)日：2024-06-11
申请号：CN202280072958.4
申请日：2022-10-28
申请人： 罗姆股份有限公司
发明人： 中野佑纪
IPC分类号： H01L29/78 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/29 , H01L23/31 , H01L23/522 , H01L23/532 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/739 , H01L29/872
摘要： 半导体装置(1A)包括：具有主面(3)的芯片(2)；配置在上述主面之上的主面电极(30、32)；具有端子面(46、55)及端子侧壁(47、57)且在上述端子面具有朝向上述主面电极侧凹陷的凹槽部(48、58)的端子电极(45、55)；以及以使上述端子面露出且包覆上述端子侧壁的方式在上述主面之上包覆上述端子电极的周围的封固绝缘体(71)。
-
公开(公告)号：CN118176576A
公开(公告)日：2024-06-11
申请号：CN202280072992.1
申请日：2022-10-28
申请人： 罗姆股份有限公司
发明人： 中野佑纪
IPC分类号： H01L23/12 , H01L29/06 , H01L29/78 , H01L29/12 , H01L21/336 , H01L29/872
摘要： 一种半导体装置，包括：芯片，其具有一侧的第一主面、另一侧的第二主面、以及连接所述第一主面和所述第二主面的侧面；主面电极，其配置在所述第一主面上；端子电极，其配置在所述主面电极上；以及封固绝缘体，其具有以使所述端子电极的一部分露出的方式在所述第一主面上覆盖所述端子电极的周围的主面覆盖部、以及以使所述第二主面露出的方式覆盖所述侧面的侧面覆盖部。
-
公开(公告)号：CN118160079A
公开(公告)日：2024-06-07
申请号：CN202280072897.1
申请日：2022-10-28
申请人： 罗姆股份有限公司
发明人： 中野佑纪
IPC分类号： H01L21/56 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L29/78
摘要： 一种半导体装置的制造方法，包含以下工序：准备晶圆构造的工序，该晶圆构造包含具有主面的晶圆、以及配置在所述主面之上的主面电极；在所述主面电极之上形成端子电极的工序；准备具有框部的掩模构件，并以所述框部与所述主面的周缘部重叠的方式将所述掩模构件配置在所述主面之上的工序，所述框部构成为划分使所述主面的内部露出的开口部、并与所述主面的周缘部重叠；向所述开口部内供给密封剂的工序，该密封剂包含液体状的热固化性树脂；通过使所述密封剂热固化而形成密封绝缘体的工序。
-
公开(公告)号：CN118099190A
公开(公告)日：2024-05-28
申请号：CN202410247927.9
申请日：2016-02-08
申请人： 罗姆股份有限公司
发明人： 中野佑纪
IPC分类号： H01L29/06 , H01L29/16 , H01L29/423 , H01L29/78
摘要： 本发明的半导体装置包含：半导体层，包含有源部和栅极指状物部；MIS晶体管，被形成于所述有源部，并且，包含栅极沟槽、以及依次沿着所述栅极沟槽的侧面的源极区域、沟道区域和漏极区域；多个第一栅极指状物沟槽，在所述栅极指状物部中由所述栅极沟槽的延长部构成；栅极电极，埋入到所述栅极沟槽和所述第一栅极指状物沟槽中；第二导电型的第一底部杂质区域，被形成于所述第一栅极指状物沟槽的至少底部；栅极指状物，横穿过所述多个第一栅极指状物沟槽，电连接于所述栅极电极；以及第二导电型的电场缓和区域，在相邻的所述第一栅极指状物沟槽之间形成得比所述第一栅极指状物沟槽的底部深。
-
公开(公告)号：CN113574655B
公开(公告)日：2024-01-02
申请号：CN202080021447.0
申请日：2020-05-21
申请人： 罗姆股份有限公司
IPC分类号： H01L21/8234 , H01L27/06 , H01L29/06 , H01L29/78 , H01L29/12 , H01L21/336
摘要： SiC半导体装置包括：具有主面的第一导电型的SiC半导体层；形成于上述主面且具有侧壁以及底壁的源极沟槽；埋设于上述源极沟槽且具有在上述源极沟槽的上述侧壁与上述源极沟槽的开口侧的区域相接的侧壁接触部的源极电极；在上述主面的表层部中形成于沿上述源极沟槽的区域的第二导电型的主体区域；以及在上述主体区域的表层部中与上述源极电极的上述侧壁接触部电连接的第一导电型的源极区域。
-
公开(公告)号：CN116848643A
公开(公告)日：2023-10-03
申请号：CN202180092481.1
申请日：2021-11-18
申请人： 罗姆股份有限公司
IPC分类号： H01L29/872
摘要： SiC半导体装置包含：具有主面的SiC芯片；形成于上述主面的表层部且具有被至少两种5价元素调整了的杂质浓度的n型漂移区域；以及以与上述漂移区域形成pn结部的方式形成于上述漂移区域内的p型杂质区域。
-
公开(公告)号：CN115668511A
公开(公告)日：2023-01-31
申请号：CN202180036543.7
申请日：2021-06-18
申请人： 罗姆股份有限公司
发明人： 中野佑纪
IPC分类号： H01L29/78 , H01L21/28 , H01L29/47 , H01L29/872 , H01L29/417 , H01L29/423 , H01L29/49 , H01L29/12 , H01L29/739
摘要： 半导体装置包括：半导体芯片，其具有主面；第一导电型的漂移区域，其形成于上述主面的表层部；第二导电型的主体区域，其形成于上述漂移区域的表层部；第一导电型的源极区域，其形成于上述主体区域的表层部；多个沟槽源极构造，其以横穿上述源极区域以及上述主体区域而到达上述漂移区域的方式形成于上述主面，在第一方向上空出间隔地排列；第二导电型的主体连接区域，其以与上述主体区域电连接的方式在上述主体区域的表层部中形成于接近的两个上述沟槽源极构造之间的区域；以及第一导电型的源极连接区域，其以与上述源极区域电连接的方式在上述主体区域的表层部中且在与上述主体连接区域不同的区域形成于接近的两个上述沟槽源极构造之间的区域。
-
公开(公告)号：CN108475677B
公开(公告)日：2022-07-26
申请号：CN201780007370.X
申请日：2017-01-16
申请人： 罗姆股份有限公司
IPC分类号： H01L27/04 , H01L21/337 , H01L27/098 , H01L29/12 , H01L29/78 , H01L29/808
摘要： 半导体装置(1)包括形成于半导体层的第一主面的表层部的沟槽栅极构造(6)。在沟槽栅极构造(6)的侧方，在半导体层的第一主面的表层部形成有源区(10)及阱区(11)。阱区(11)相对于源区(10)形成于半导体层的第二主面侧的区域。在阱区(11)中，在沿着沟槽栅极构造(6)的部分形成有沟道。在半导体层中，在沟槽栅极构造(6)及源区(10)之间的区域形成有叠层区域(22)。叠层区域(22)具有形成于半导体层的第一主面的表层部的p型杂质区域(20)及相对于第二导电型杂质区域(20)形成于半导体层的第二主面侧的n型杂质区域(21)。
-
公开(公告)号：CN108550618B
公开(公告)日：2022-06-24
申请号：CN201810442488.1
申请日：2014-03-04
申请人： 罗姆股份有限公司
IPC分类号： H01L29/06 , H01L29/16 , H01L29/40 , H01L29/423 , H01L29/49 , H01L29/78 , H01L29/417 , H01L29/10
摘要： 本发明的半导体装置包含：第1导电型的半导体层，具有单元部及配置在所述单元部的周围的外周部，在所述单元部的表面侧形成有栅极沟槽；以及栅极电极，隔着栅极绝缘膜埋入所述栅极沟槽，当导通时在所述栅极沟槽的侧部形成沟道，所述外周部具有配置在所述栅极沟槽的深度以上的深度位置的半导体表面，进一步包含耐压构造，其具有形成在所述外周部的所述半导体表面的第2导电型的半导体区域。
-
-
-
-
-
-
-
-
-
搜索结果
103 条记录 (耗时 0.512 秒)