-
公开(公告)号：CN114141784A
公开(公告)日：2022-03-04
申请号：CN202111355322.4
申请日：2021-11-16
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L27/1157 , H01L27/11556 , H01L27/11524 , H01L23/544
摘要： 本发明公开了一种3D存储器件的制造方法，包括：形成第一阵列结构，所述第一阵列结构包括衬底、位于所述衬底上方的第一叠层结构、在所述第一阵列结构的核心区贯穿所述第一叠层结构的多个第一沟道孔以及在所述第一阵列结构的标记区延伸至所述第一叠层结构中的多个定位栓；在所述标记区刻蚀所述第一叠层结构以暴露所述多个定位栓；以所述标记区的多个定位栓为标记，在所述第一阵列结构上堆叠形成第二阵列结构，所述第二阵列结构包括位于所述第一叠层结构上方的第二叠层结构以及贯穿所述第二叠层结构的多个第二沟道孔。本发明提供的3D存储器件的制造方法，能够实现堆叠的3D存储器件中上下阵列结构的对准，以及上下阵列结构中对应的沟道孔的对准。
-
公开(公告)号：CN111383913A
公开(公告)日：2020-07-07
申请号：CN202010151349.0
申请日：2020-03-06
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/027 , H01L21/033 , H01L21/308
摘要： 本申请实施例公开一种刻蚀方法，所述方法包括：提供待刻蚀的半导体结构；在所述半导体结构上依次形成第一硬掩膜层和第二硬掩膜层；在所述第二硬掩膜层上形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜，刻蚀第二硬掩膜层，形成暴露所述第一硬掩膜层的第一沟槽；以刻蚀后的第二硬掩膜层为掩膜，刻蚀所述第一硬掩膜层，形成与第一沟槽连通的第二沟槽；利用清洗溶液对所述第二沟槽的内壁进行清洗，所述清洗溶液包括能够清除第二硬掩膜层材料的溶液；以清洗后的第一硬掩膜层为掩膜，刻蚀所述半导体结构。
-
公开(公告)号：CN111370287A
公开(公告)日：2020-07-03
申请号：CN202010215168.X
申请日：2020-03-24
申请人： 长江存储科技有限责任公司
IPC分类号： H01J37/32
摘要： 本申请实施例提供了一种上电极设备，所述上电极设备应用于等离子体处理装置中，所述上电极设备用于对反应气体进行加压，以将所述反应气体激发成等离子态并作用于待处理晶圆上；所述上电极设备包括：第一部分，所述第一部分为所述上电极设备的中心部分；其中，所述第一部分包括面向所述待处理晶圆凸出的第一表面区域，所述第一表面区域在第一方向上的宽度大于第二方向上的宽度，所述第一方向和所述第二方向为沿所述上电极设备平面方向延伸的两彼此垂直的方向。
-
公开(公告)号：CN111211051A
公开(公告)日：2020-05-29
申请号：CN202010000502.X
申请日：2020-01-02
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/311 , H01L21/66 , H01L21/67 , H01L27/11524 , H01L27/11551 , H01L27/1157 , H01L27/11578
摘要： 本发明提供一种台阶刻蚀方法、系统、电子设备及计算机可读存储介质，包括：于半导体基板表面刻蚀出若干字线连接区域，于各字线连接区域的上表面形成掩膜层；对掩膜层的上表面、侧面进行刻蚀；实时侦测所述半导体基板第一区域的所述掩膜层的厚度，基于所述掩膜层的厚度获得第一区域的台阶刻蚀宽度；当所述第一区域的台阶刻蚀宽度达到预设值时停止刻蚀，基于所述掩膜层的图形对各字线连接区域的半导体基板进行刻蚀，以形成台阶。本发明的台阶刻蚀方法、系统、电子设备及计算机可读存储介质通过实时侦测台阶刻蚀宽度及时反馈并自动调整均匀度，减少工程师维护的时间，且操作简便，产品良率高，成本低廉。
-
公开(公告)号：CN110137080A
公开(公告)日：2019-08-16
申请号：CN201910427641.8
申请日：2019-05-22
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/3065 , H01L27/115
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。所述半导体器件的形成方法包括如下步骤：提供一衬底；采用第一刻蚀气体和第二刻蚀气体分别对所述衬底进行刻蚀，于所述衬底内形成刻蚀结构，在进行刻蚀时，所述第一刻蚀气体与所述衬底反应所产生的固态副产物少于所述第二刻蚀气体与所述衬底反应所产生的固态副产物。本发明改善了刻蚀不足现象，提高了半导体器件的良率和生产效率。
-
公开(公告)号：CN108831844A
公开(公告)日：2018-11-16
申请号：CN201810671007.4
申请日：2018-06-26
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/66
摘要： 本发明提供了一种检测晶圆缺陷的方法，其特征在于，包括以下步骤：获取待检测晶圆的至少一部分的红外热成像图；根据所述红外热成像图，识别所述待检测晶圆的缺陷。本发明提供了一种检测晶圆缺陷的方法和装置，通过获取待检测晶圆的红外热成像图，将待检测晶圆的能量信息转化为图像信息，识别待检测晶圆的缺陷，克服了人工目检的随机性，也无需昂贵的扫描机，提高了晶圆缺陷检测的准确性，降低了成本。
-
公开(公告)号：CN107591347A
公开(公告)日：2018-01-16
申请号：CN201710699736.6
申请日：2017-08-16
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/67 , H01L21/677 , H01L21/68 , H01L21/683 , H01L21/02
摘要： 本发明属于半导体技术领域，具体涉及一种用于晶圆的清洁装置及清洁方法。本发明所述的用于晶圆的清洁装置，其中包括晶圆角度校准器、真空吸盘和清洁单元，所述真空吸盘与所述清洁单元设于所述晶圆角度校准器的同一个外表面，所述清洁单元的第一端通过连接组件固定于所述晶圆角度校准器上，所述清洁单元的第二端朝向所述真空吸盘，且所述清洁单元的上表面与所述真空吸盘的上表面处于同一平面内。通过使用本发明所述的用于晶圆的清洁装置及清洁方法，当晶圆在真空吸盘上做旋转运动时，清洁单元能够自动的清洁晶圆的背面，有效的去除晶圆背面的污染物，保证晶圆背面的清洁，减少晶圆背面的清洁周期，提高工作效率。
-
公开(公告)号：CN107507787A
公开(公告)日：2017-12-22
申请号：CN201710772382.3
申请日：2017-08-31
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/66
摘要： 本发明实施例提供一种沟道孔的检测方法，该方法包括：提供测试晶片，所述测试晶片包括衬底、所述衬底上的堆叠层以及所述堆叠层中的沟道孔，所述堆叠层由氮化硅层与氧化硅层间隔层叠而成，在所述沟道孔中形成填充层，去除部分厚度的所述堆叠层以及填充层，使得所述填充层与所述堆叠层的表面基本齐平，以获得所述堆叠层上的检测层，进行所述检测层上沟道孔的测量。通过这种方法，可以快速、全面地对已成型的沟道孔进行检测，能够实现多个孔的同时检测，并且能够立体的对沟道孔在不同层的质量进行检测，提高了研发进度，减少工艺异常带来的损失。
-
公开(公告)号：CN118215293A
公开(公告)日：2024-06-18
申请号：CN202310447488.1
申请日：2023-04-23
申请人： 长江存储科技有限责任公司
摘要： 本公开的方面提供了一种半导体装置。该半导体装置包括衬底和交替堆叠在所述衬底之上的包括绝缘层和栅极层的交替层的堆叠体。交替层的堆叠体包括阵列区域和接触区域。该半导体装置包括在阵列区域中的穿过交替层的堆叠体设置的沟道结构。每个沟道结构形成串联构造的晶体管的堆叠体，其中栅极层是晶体管的堆叠体的栅极端子。该半导体装置包括设置在接触区域中的接触结构。每个接触结构电连接到栅极层之一。该半导体装置包括在阵列区域和接触区域中的穿过交替层的堆叠体设置的栅极线沟槽。栅极线沟槽是在接触区域中形成接触结构期间形成的。
-
公开(公告)号：CN111199979B
公开(公告)日：2022-10-04
申请号：CN202010023760.X
申请日：2020-01-09
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11568 , H01L27/11582 , H01L21/28
摘要： 本发明实施例公开了一种三维存储器的制备方法，包括：提供基底结构，所述基底结构包括半导体衬底、形成在所述半导体衬底上的第一叠层结构、以及形成在所述第一叠层结构上的第二叠层结构；其中，所述第一叠层结构中具有第一沟道通孔，所述第一沟道通孔内形成有半导体填充层；所述第二叠层结构中具有第二沟道通孔，所述第二沟道通孔暴露所述第一沟道通孔内的所述半导体填充层；所述半导体衬底的边缘处裸露；在所述半导体衬底的边缘处形成刻蚀阻挡层；刻蚀以去除所述第一沟道通孔内的所述半导体填充层。
-
-
-
-
-
-
-
-
-
搜索结果
47 条记录 (耗时 0.036 秒)
