-
公开(公告)号：CN103201797B
公开(公告)日：2016-08-10
申请号：CN201180053107.7
申请日：2011-11-04
申请人： 高通股份有限公司
IPC分类号： G11C11/412 , H01L21/8244 , H01L27/11
CPC分类号： G11C11/4125 , H01L27/1104 , Y10T29/49117
摘要： 使用独立栅极鳍式场效应晶体管FinFET架构的稳定SRAM单元在例如读取静态噪声容限RSNM和写入噪声容限WNM等装置参数方面提供优于常规SRAM单元的改进。示范性SRAM单元包括一对存储节点、一对位线、一对上拉装置、一对下拉装置和一对通过门装置。第一控制信号和第二控制信号经配置以调整所述通过门装置的驱动强度，且第三控制信号经配置以调整所述上拉装置的驱动强度，其中所述第一控制信号是以与位线方向正交的方式投送，且所述第二和第三控制信号是在与所述位线方向相同的方向上投送。通过在读取和写入操作期间调整所述上拉装置和通过门装置的驱动强度来改进RSNM和WNM。
-
公开(公告)号：CN101523500B
公开(公告)日：2015-07-08
申请号：CN200780037949.7
申请日：2007-10-25
申请人： 高通股份有限公司
IPC分类号： G11C7/08 , G11C7/14 , G11C11/419 , G11C8/14 , G11C7/22
CPC分类号： G11C7/08 , G11C7/14 , G11C7/22 , G11C8/08 , G11C11/41 , G11C11/419 , G11C29/02 , G11C29/023 , G11C29/028 , G11C2207/065
摘要： 本发明描述一种具有可配置延迟跟踪的存储器装置。所述存储器装置包括M个正规字线驱动器、虚设字线驱动器、存储器阵列、N个读出放大器和时序控制电路。所述存储器阵列包括M行和N列存储器单元以及列虚设单元。所述字线驱动器驱动用于所述行存储器单元的字线。所述虚设字线驱动器驱动用于所述列虚设单元中的至少一个虚设单元的虚设字线。所述时序控制电路产生具有可配置延迟的启用信号，可使用加速电路获得所述可配置延迟，所述加速电路提供用于耦合到所述列存储器单元的虚设位线的可变驱动。所述读出放大器基于所述启用信号检测用于所述列存储器单元的位线。
-
公开(公告)号：CN103620685A
公开(公告)日：2014-03-05
申请号：CN201280031067.0
申请日：2012-07-01
申请人： 高通股份有限公司
IPC分类号： G11C7/06 , G11C7/12 , G11C11/16 , G11C16/26 , G11C11/4091
CPC分类号： G11C7/067 , G11C7/12 , G11C11/1655 , G11C11/1673 , G11C11/4091 , G11C13/004 , G11C16/26 , G11C2207/002
摘要： 一种电路(101)包含退化p沟道金属氧化物半导体PMOS晶体管(102)、负载PMOS晶体管(104)和箝位晶体管(110)，所述箝位晶体管(110)经配置以在感测操作期间对施加到基于电阻的存储器元件(112)的电压进行箝位操作。所述负载PMOS晶体管的栅极(118)由运算放大器(106)的输出(120)来控制。
-
公开(公告)号：CN103219985A
公开(公告)日：2013-07-24
申请号：CN201310162856.4
申请日：2007-04-23
申请人： 高通股份有限公司
发明人： 刘·G·蔡-奥安 , 鲍里斯·安德烈亚夫 , 克里斯托夫·C·里德尔 , 施春蕾 , 金圣克 , 托马斯·R·汤姆斯 , 贾斯汀·约瑟夫·罗森·加涅
IPC分类号： H03K19/00
CPC分类号： H03K19/0016 , H02M3/158 , H02M2001/009
摘要： 本发明涉及集成电路的功率分配控制的系统及方法。本发明揭示一种装置，其包含：第一引脚，用以向集成电路的第一功率域供应功率；第二引脚，用以向所述集成电路的第二功率域供应功率；切换调节器；以及控制器。所述切换调节器耦合到所述第一引脚以向所述第一功率域提供第一经调节的功率供应，且耦合到所述第二引脚以向所述第二功率域提供第二经调节的功率供应。所述控制器耦合到所述第一引脚和所述第二引脚，以在低功率事件期间选择性地减少到达至少所述第二引脚的电流流动。
-
公开(公告)号：CN101523500A
公开(公告)日：2009-09-02
申请号：CN200780037949.7
申请日：2007-10-25
申请人： 高通股份有限公司
IPC分类号： G11C7/08 , G11C7/14 , G11C11/419 , G11C8/14 , G11C7/22
CPC分类号： G11C7/08 , G11C7/14 , G11C7/22 , G11C8/08 , G11C11/41 , G11C11/419 , G11C29/02 , G11C29/023 , G11C29/028 , G11C2207/065
摘要： 本发明描述一种具有可配置延迟跟踪的存储器装置。所述存储器装置包括M个正规字线驱动器、虚设字线驱动器、存储器阵列、N个读出放大器和时序控制电路。所述存储器阵列包括M行和N列存储器单元以及列虚设单元。所述字线驱动器驱动用于所述行存储器单元的字线。所述虚设字线驱动器驱动用于所述列虚设单元中的至少一个虚设单元的虚设字线。所述时序控制电路产生具有可配置延迟的启用信号，可使用加速电路获得所述可配置延迟，所述加速电路提供用于耦合到所述列存储器单元的虚设位线的可变驱动。所述读出放大器基于所述启用信号检测用于所述列存储器单元的位线。
-
公开(公告)号：CN102782762B
公开(公告)日：2015-03-18
申请号：CN201180006350.3
申请日：2011-01-21
申请人： 高通股份有限公司
IPC分类号： G11C11/16
CPC分类号： G11C11/16 , G11C11/1673
摘要： 本发明揭示一种具有减小的电压I/O装置的基于电阻的存储器。在一特定实施例中，电路包括数据路径，所述数据路径包括第一电阻性存储器单元和第一负载晶体管。参考路径包括第二电阻性存储器单元和第二负载晶体管。所述第一负载晶体管和所述第二负载晶体管为适于在负载供应电压下操作的输入和输出I/O晶体管，所述负载供应电压类似于所述电路内的核心晶体管的核心供应电压。
-
公开(公告)号：CN103201797A
公开(公告)日：2013-07-10
申请号：CN201180053107.7
申请日：2011-11-04
申请人： 高通股份有限公司
IPC分类号： G11C11/412 , H01L21/8244 , H01L27/11
CPC分类号： G11C11/4125 , H01L27/1104 , Y10T29/49117
摘要： 使用独立栅极鳍式场效应晶体管FinFET架构的稳定SRAM单元在例如读取静态噪声容限RSNM和写入噪声容限WNM等装置参数方面提供优于常规SRAM单元的改进。示范性SRAM单元包括一对存储节点、一对位线、一对上拉装置、一对下拉装置和一对通过门装置。第一控制信号和第二控制信号经配置以调整所述通过门装置的驱动强度，且第三控制信号经配置以调整所述上拉装置的驱动强度，其中所述第一控制信号是以与位线方向正交的方式投送，且所述第二和第三控制信号是在与所述位线方向相同的方向上投送。通过在读取和写入操作期间调整所述上拉装置和通过门装置的驱动强度来改进RSNM和WNM。
-
公开(公告)号：CN101438496B
公开(公告)日：2013-06-05
申请号：CN200780016440.4
申请日：2007-04-23
申请人： 高通股份有限公司
发明人： 刘·G·蔡-奥安 , 鲍里斯·安德烈亚夫 , 克里斯托夫·C·里德尔 , 施春蕾 , 金圣克 , 托马斯·R·汤姆斯 , 贾斯汀·约瑟夫·罗森·加涅
IPC分类号： H03K19/00
CPC分类号： H03K17/223 , H01L2924/0002 , H01L2924/00
摘要： 本发明揭示一种装置，其包含：第一引脚，用以向集成电路的第一功率域供应功率；第二引脚，用以向所述集成电路的第二功率域供应功率；切换调节器；以及控制器。所述切换调节器耦合到所述第一引脚以向所述第一功率域提供第一经调节的功率供应，且耦合到所述第二引脚以向所述第二功率域提供第二经调节的功率供应。所述控制器耦合到所述第一引脚和所述第二引脚，以在低功率事件期间选择性地减少到达至少所述第二引脚的电流流动。
-
公开(公告)号：CN102132276A
公开(公告)日：2011-07-20
申请号：CN200980114391.7
申请日：2009-03-31
申请人： 高通股份有限公司
IPC分类号： G06F17/50
CPC分类号： G06F17/5063 , G06F17/5036 , G06F17/5059 , G11C11/1673
摘要： 本发明揭示电阻式存储器电路参数调整的系统及方法。在一特定实施例中，一种确定电阻式存储器电路的一组参数的方法包括：基于所述电阻式存储器电路的第一预定设计约束选择第一参数；以及基于所述电阻式存储器电路的第二预定设计约束选择第二参数。所述方法进一步包括执行迭代方法以通过选择性地指派且调整所述电阻式存储器电路的读出放大器部分的至少一个电路参数的物理特性以实现所要的读出放大器裕度值来调整所述至少一个电路参数，而不改变所述第一参数或所述第二参数。
-
公开(公告)号：CN101317234A
公开(公告)日：2008-12-03
申请号：CN200680044051.8
申请日：2006-10-02
申请人： 高通股份有限公司
IPC分类号： G11C15/00
摘要： 一种混合串并行内容可寻址存储器(CAM)包含布置为多个(N)列及多个(M)行的串行CAM单元及并行CAM单元。每一行包含至少一个串行CAM单元及至少两个并行CAM单元。并行地来搜索所述M个行。对于每一行，顺序地搜索所述串行CAM单元，且选择性地并行搜索所述并行CAM单元。所述CAM进一步包含产生用于N个CAM单元列的搜索线的驱动器，每列一个搜索线。所述驱动器将所述搜索线设定为用以在所述CAM中搜索的N位值。在每一搜索操作之前，所述驱动器为至少一个串行CAM单元列预设定至少一个搜索线以对每一行的匹配线预充电。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.028 秒)
