单阈值和单导电类型逻辑

    公开(公告)号:CN101268616A

    公开(公告)日:2008-09-17

    申请号:CN200680034304.3

    申请日:2006-09-14

    IPC分类号: H03K19/017 H03K19/096

    CPC分类号: H03K19/017 H03K19/096

    摘要: 一种逻辑组件(400),包括单阈值且单导电类型的电路元件,并包括具有至少一组开关的逻辑电路(410),每一个开关具有主电流路径和控制端子。主电流路径形成具有与电源线耦合的第一和第二导电端子的串联配置。该主电流路径与形成逻辑组件(400)的输出的公共节点耦合。所述开关的控制端子与用于向所述控制端子提供彼此不重叠的时钟信号的时钟电路耦合。该逻辑组件还包括对所述逻辑组件(400)的输出升压的输出升压电路(420),包括使得能够向所述逻辑组件(400)的输出供给额外的电荷的电容性装置(421)。还包括自举电路(422),使得能够向所述电容性装置的第一端额外供给电荷,从而在所述电容性装置的第二端处产生提升的电压。

    一种电平转换电路
    6.
    发明公开

    公开(公告)号:CN109379074A

    公开(公告)日:2019-02-22

    申请号:CN201811388788.2

    申请日:2018-11-21

    摘要: 本发明公开了一种电平转换电路,包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管,其中,所述第一PMOS管、第二PMOS管和第三PMOS管的各自源极连接电源VDDIO;所述第一PMOS管的栅极连接控制信号ENIO;所述第二PMOS管和第三PMOS管的各自栅极连接所述第二PMOS管的漏极;所述第二PMOS管的漏极连接所述第一NMOS管的漏极。本发明通过对称结构的高速低增益比较器与传统电平转换组合产生了高速的、占空比较好的、且不漏电的高速电平转换电路。

    驱动半桥连接的半导体功率开关的方法和驱动电路

    公开(公告)号:CN104170256B

    公开(公告)日:2018-02-23

    申请号:CN201380014852.X

    申请日:2013-01-17

    IPC分类号: H03K19/00 H02M3/00 H03K17/00

    摘要: 一种用于驱动半桥连接的电学受控功率开关的驱动电路,其中该驱动电路在功率开关的接通状态之间具有近零互锁延迟时间,其中所述驱动电路被配置为接收输入信号,并产生:适于在接通和关断状态之间切换第一功率开关的第一驱动信号,以及适于在接通和关断状态之间切换第二功率开关的第二驱动信号,其中响应于所述输入信号的上升沿和下降沿产生的第一驱动信号的信号曲线在转变时间内沿镜像电压值的时间轴相对于第二驱动信号的信号曲线成镜像,其中所述镜像电压值被调整为在功率开关的截止区之内。

    低功率反相器电路
    9.
    发明公开

    公开(公告)号:CN104579306A

    公开(公告)日:2015-04-29

    申请号:CN201310666639.9

    申请日:2013-10-10

    IPC分类号: H03K19/094

    摘要: 本发明涉及低功率反相器电路,其包括第一晶体管和第二晶体管,该第一晶体管和第二晶体管在它们的栅极端子处接收输入信号。第一晶体管和第二晶体管通过它们的源极端子分别连接到第三晶体管和第四晶体管。第三晶体管和第四晶体管分别与第五晶体管和第六晶体管并联连接。第三晶体管和第四晶体管连续导通,第五晶体管和第六晶体管被控制成使得当输入信号从一种状态转变到另一种状态时,降低流经第一晶体管和第二晶体管的短路电流。