公开(公告)号：CN112086509B

公开(公告)日：2024-09-06

申请号：CN202010512859.6

申请日：2020-06-08

申请人： 三菱电机株式会社

发明人： 松野吉德 ,  高木保志 ,  田口健介 ,  宫崎光介

IPC分类号： H01L29/417 ,  H01L29/47 ,  H01L29/872 ,  H01L21/28 ,  H01L21/329

摘要： 本发明涉及半导体装置及半导体装置的制造方法。目的在于提供能够提高半导体装置的可靠性的技术。半导体装置具有：绝缘层，其配置于终端区域侧的第1杂质层及第2杂质层之上；金属化层，其配置于从绝缘层露出的第1杂质层及第2杂质层之上、以及绝缘层之上；以及电极，其配置于金属化层之上。在俯视观察时，金属化层的终端区域侧的第1端部的位置与电极的终端区域侧的第2端部的位置相同。

公开(公告)号：CN118553781A

公开(公告)日：2024-08-27

申请号：CN202410201044.4

申请日：2024-02-23

申请人： 罗伯特·博世有限公司

发明人： D·克雷布斯 ,  K·丹内克尔

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/47

摘要： 用于制造垂直场效应晶体管结构的方法和相应的垂直场效应晶体管结构，具有：半导体主体，其具有第一传导类型的第一附接区、漂移区和第二附接区；布置在第一与第二附接区之间的第一或第二传导类型的沟道区；多个第一沟槽，其延伸到半导体主体中，其从第二附接区伸展直到漂移区中并且构造沟道区的和第二附接区的鳍状部；控制电极，其布置在第一沟槽中，与沟道区相邻且相对半导体主体绝缘；电流路径，其连接在第一与第二附接区之间且与沟道区平行，具有至少一个肖特基结且构造为在达到施加在第一与第二附接区之间的反向电压的情况下导通。肖特基结布置在漂移区中且在掩埋在漂移区中的高传导性区域与漂移区之间形成。高传导性区域与第二附接区电连接。

公开(公告)号：CN118280825B

公开(公告)日：2024-08-27

申请号：CN202410712260.5

申请日：2024-06-04

申请人： 粤芯半导体技术股份有限公司

发明人： 卢金德 ,  贾晓峰 ,  鄢江兵 ,  陈献龙

IPC分类号： H01L21/28 ,  H01L21/768 ,  H01L23/538 ,  H01L29/47

摘要： 本发明提供一种半导体结构及其制作方法，包括以下步骤：提供一半导体衬底，于半导体衬底上表层形成间隔设置的第一掺杂区及第二掺杂区；形成覆盖半导体衬底上表面的层间介质层并于层间介质层中形成底面显露出第一掺杂区的第一接触孔及底面显露出第二掺杂区的第二接触孔；于第一接触孔底部显露的第一掺杂区部分上表面及第二接触孔底部显露的第二掺杂区上表面形成隧穿氧化层；形成分别填充第一接触孔的第一连接层以及填充第二接触孔的第二连接层。本发明的半导体结构及其制作方法形成位于第一掺杂区与第一连接层、第二掺杂区与第二连接层之间的隧穿氧化层，形成隧穿氧化层的工艺要求低，降低了工艺成本，且形成的隧穿氧化层有效降低了接触电阻。

公开(公告)号：CN113793869B

公开(公告)日：2024-08-27

申请号：CN202110998908.6

申请日：2021-08-28

申请人： 聚瑞芯光电有限公司

发明人： 王晓波 ,  王楠

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/47 ,  H01L29/08

摘要： 本发明公开了一种集成混合材料的高电子迁移率晶体管及其制备方法，通过利用石墨烯材料作为导电通道代替传统的异质界面2DEG,实现超高速的电子迁移和导电速率，采用金属半导体接触的肖特基势垒作为栅电源控制整个晶体管的开关，采用碳化硅(SiC)或者硅(Si)或者锗硅(Ge/Si)或者其他可选半导体材料作为基底材料，通过半导体工艺现实不同材料的生长集成，构成全新的具有优良特性的高电子迁移率晶体管。

公开(公告)号：CN118451555A

公开(公告)日：2024-08-06

申请号：CN202380010897.3

申请日：2023-06-08

申请人： 新电元工业株式会社

发明人： 桥本将贵 ,  末本龙二 ,  仙田悟

IPC分类号： H01L29/872 ,  H01L21/329 ,  H01L29/06 ,  H01L29/47

摘要： 本发明提供能够将肖特基位垒高度(ΦBn)控制为各种各样的值的肖特基势垒二极管。本发明是一种肖特基势垒二极管，其具有：硅层11；以及硅化物层12a，其配置于所述硅层11上且包含Pt和Ni，从所述硅化物层12a和所述硅层11两者的界面向所述硅化物层侧50nm的厚度的硅化物层中的Pt浓度的峰值、或者在所述硅化物层12a的厚度小于50nm的情况下所述硅化物层12a中的Pt浓度的峰值为1at％以上且60at％以下。

公开(公告)号：CN118198148A

公开(公告)日：2024-06-14

申请号：CN202410300515.7

申请日：2024-03-15

申请人： 中山大学 ,  郑州中南杰特超硬材料有限公司

发明人： 郑伟 ,  林卓耿 ,  位星

IPC分类号： H01L29/872 ,  H01L29/47 ,  H01L29/20 ,  H01L29/36

摘要： 本发明公开了一种基于立方氮化硼(c‑BN)单晶材料的肖特基二极管，其制备方法包括以下步骤：将清洗后的块状c‑BN单晶四周用胶带覆盖住，只漏出待镀电极的区域，在块状c‑BN单晶一侧表面沉积Au金属电极，然后撕下胶带；在手套箱中把锂片表面氧化层刮掉，再放置到PCB板表面镀有Ag的一侧，将块状c‑BN单晶中没有镀Au的一侧紧贴在锂片上；采用金属细线将PCB板的Ag电极与块状c‑BN单晶的Au电极连接起来，固定；完成电化学掺杂后，在c‑BN晶体的锂掺杂一侧沉积Au金属电极。本发明中，在c‑BN表面引入锂原子，其能级定位于浅能级，从而有效改善了金属与c‑BN之间的界面接触质量。这种改进通过减少界面态密度，进一步降低了c‑BN单晶与金属间的接触势垒ΦB。

公开(公告)号：CN118176590A

公开(公告)日：2024-06-11

申请号：CN202280072958.4

申请日：2022-10-28

申请人： 罗姆股份有限公司

发明人： 中野佑纪

IPC分类号： H01L29/78 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/768 ,  H01L23/29 ,  H01L23/31 ,  H01L23/522 ,  H01L23/532 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/739 ,  H01L29/872

摘要： 半导体装置(1A)包括：具有主面(3)的芯片(2)；配置在上述主面之上的主面电极(30、32)；具有端子面(46、55)及端子侧壁(47、57)且在上述端子面具有朝向上述主面电极侧凹陷的凹槽部(48、58)的端子电极(45、55)；以及以使上述端子面露出且包覆上述端子侧壁的方式在上述主面之上包覆上述端子电极的周围的封固绝缘体(71)。

公开(公告)号：CN118140311A

公开(公告)日：2024-06-04

申请号：CN202380014087.5

申请日：2023-05-01

申请人： 半导体元件工业有限责任公司

发明人： A·V·博罗特尼科夫

IPC分类号： H01L29/06 ,  H01L29/16 ,  H01L29/47 ,  H01L21/329 ,  H01L29/872 ,  H01L29/20

摘要： 在一般方面中，一种二极管(100,200)包括：衬底(102,202)和第一导电类型的半导体层(104,204)，该半导体层设置在衬底上并且包括漂移区(120,220)；第二导电类型的屏蔽区(110a,110b,210a,210b)，该屏蔽区设置在半导体层中，邻近漂移区；第一肖特基材料(132a,132b,236a,236b)，该第一肖特基材料设置在屏蔽区的一部分和漂移区的第一部分上，并且限定与漂移区的第一肖特基接触(142a,142b,246a,246b)；和第二肖特基材料(130,232a,232b)，该第二肖特基材料设置在漂移区的第二部分上，邻近第一肖特基材料，并且限定与漂移区的第二肖特基接触(240,242a,242b)。第一肖特基接触的势垒高度小于第二肖特基接触的势垒高度。

公开(公告)号：CN114122106B

公开(公告)日：2024-04-05

申请号：CN202111222870.X

申请日：2021-10-20

申请人： 苏州科技大学

发明人： 仇杰 ,  刘国珍 ,  高炬

IPC分类号： H01L29/06 ,  H01L29/47 ,  H01L29/872

摘要： 本发明属于半导体电子材料技术领域，具体涉及一种开路电压连续可调的肖特基结及其制备和应用，该开路电压连续可调的肖特基结，包括钛酸锶衬底和设在所述钛酸锶衬底上的La0.7Sr0.3MnO3(LSMO层)，所述LSMO层的表面部分覆盖有钛酸锶钡层，所述钛酸锶钡层的表面部分覆盖有金属电极；所述钛酸锶钡层的材质为锰掺杂钛酸锶钡，通式为Ba0.6Sr0.4Ti1‑xMnxO3，其中0＜x≤0.015。本发明肖特基结在锰掺杂浓度在0‑1.5mol％皆表现出良好的I‑V调制特性，特别是该肖特基结的开路电压可以被锰掺杂含量连续调控，这种肖特基结具有结构简单、性能优良且易于制备的优点，并且为肖特基二极管在高开路电压下的应用方面提供了材料和器件基础。

公开(公告)号：CN111801804B

公开(公告)日：2024-03-15

申请号：CN201980016365.4

申请日：2019-02-25

申请人： 株式会社田村制作所 ,  诺维晶科股份有限公司 ,  TDK株式会社

发明人： 佐佐木公平 ,  藤田实 ,  平林润 ,  有马润

IPC分类号： H01L29/872 ,  C30B29/16 ,  C30B33/08 ,  H01L21/329 ,  H01L29/41 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868 ,  H01L29/94

摘要： 提供一种沟槽MOS型肖特基二极管(1)，其具备：第1半导体层(10)，其包括Ga2O3系单晶；第2半导体层(11)，其包括Ga2O3系单晶，具有沟槽(12)；阳极电极(13)；阴极电极(14)；绝缘膜(15)；以及沟槽电极(16)，第2半导体层(11)在包含沟槽(12)的内表面的区域具有厚度为0.8μm以下的绝缘性的干式蚀刻损伤层(11a)。