利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

754 条记录 (耗时 0.018 秒)

    Integrierte Schaltung mit zwei CTD-Anordnungen
    131.
    发明公开
    Integrierte Schaltung mit zwei CTD-Anordnungen 失效
    一种集成电路，其包括两个CTD-安排。

    公开(公告)号：EP0025169A2

    公开(公告)日：1981-03-18

    申请号：EP80105058.4

    申请日：1980-08-26

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Pfleiderer, Hans-Jörg, Dr. ,  Klar, Heiner, Dr.

    IPC分类号： G11C19/28 ,  G11C27/02

    CPC分类号： G11C19/282 ,  G11C27/04

    摘要： Integrierte Schaltung, bei der ein in einer ersten CTD-Anordnung transportiertes, signalabhängiges Ladungspaket in ein komplementäres Ladungspaket umgesetzt werden soll, das in einer zweiten CTD-Anordnung transportiert wird. Angestrebt wird eine einfache und platzsparende Ausbildung einer solchen Schaltung. Zu diesem Zweck ist ein Transfergate des ersten CTD als rücksetzbares "floating gate" ausgebildet, das mit einem solchen des zweiten CTD.verbunden ist, welches zu einer eine Konstantladung eingebenden Eingangsstufe des zweiten CTD gehört. Der Vorteil liegt in einer besonders raumsparenden Ausbildung der Schaltung. Das Anwendungsgebiet umfaßt Halbleiterbausteine für die analoge Signalverarbeitung. (Figur 1)

    摘要翻译： 集成电路，其中，在第一CTD-安排下运输，与信号相关的电荷包是在互补的电荷包，这是在第二CTD-排列输送到实现。 目的是这样一种电路的简单且节省空间的设计。 为了这个目的，第一CTD的转移栅极作为复位的“浮置栅极”形成，其被连接到这样的第二CTD，属于恒定负荷输入所述第二CTD的输入级。 其优点在于电路的特别节省空间的设计。 应用领域包括用于模拟信号处理的半导体芯片。

    A sample and hold circuit
    132.
    发明公开
    A sample and hold circuit 无效
    Abtast- und Speicherschaltung。

    公开(公告)号：EP0020160A1

    公开(公告)日：1980-12-10

    申请号：EP80301802.7

    申请日：1980-05-30

    申请人： FUJITSU LIMITED

    发明人： Takahashi, Masayuki ,  Goto, Kunihiko ,  Tanaka, Hisami ,  Ohhata, Michinobu

    IPC分类号： G11C27/02 ,  G01R13/34 ,  H03K13/02

    CPC分类号： G11C27/02

    摘要： In a sample-and-hold circuit having a first MOS transistor (5) for sampling an input voltage and a holding capacitor (C o ) for holding the sampled voltage, a second MOS transistor (10) has its source and its drain both connected to the output terminal (4) of the circuit. The capacitance between the gate and output electrode (S) of the first MOS transistor (5) is substantially equal to the sum of the capacitances between the gate and the drain, and between the gate and the source, of the second MOS transistor (10). When a voltage is applied to the gate of the first MOS transistor to turn it on or off, the gate of the second MOS transistor receives the same voltage after inversion (8), so that the charge accumulated in the channel region of the first transistor, can be absorbed in the channel region of the second transistor when the first transistor is turned off. In this way, the sampled voltage can be held constant after turning off the first MOS transistor.

    摘要翻译： 在具有用于对输入电压进行采样的第一MOS晶体管（5）和用于保持采样电压的保持电容器（Co））的采样保持电路中，第二MOS晶体管（10）的源极和漏极都连接到 电路的输出端（4）。 第一MOS晶体管（5）的栅极和输出电极（S）之间的电容基本上等于第二MOS晶体管（10）的栅极和漏极之间以及栅极和源极之间的电容之和 ）。 当向第一MOS晶体管的栅极施加电压以使其导通或截止时，第二MOS晶体管的栅极在反相（8）之后接收相同的电压，使得在第一晶体管的沟道区域中累积的电荷 当第一晶体管截止时，可以在第二晶体管的沟道区域中被吸收。 以这种方式，在关闭第一MOS晶体管之后，采样电压可以保持恒定。

    Ladungsverschiebespeicher in Seriell-Parallel-Seriell-Organisation mit vollständigem Grundladungsbetrieb
    133.
    发明公开
    Ladungsverschiebespeicher in Seriell-Parallel-Seriell-Organisation mit vollständigem Grundladungsbetrieb 失效
    电荷存储在完成基本充电操作串行到串行的组织。

    公开(公告)号：EP0010134A1

    公开(公告)日：1980-04-30

    申请号：EP79103071.1

    申请日：1979-08-21

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Grüter, Otto, Dr.rer.nat.

    IPC分类号： G11C19/28 ,  G11C27/02 ,  H01L27/10

    CPC分类号： H01L27/1057 ,  G11C19/285 ,  G11C19/287 ,  G11C27/04

    摘要： Die Erfindung betrifft einen Ladungsverschiebespeicher in Seriell-Parallel- Seriell-Organisation mit Grundladungsbetrieb, mit einer Einlesekette einer zugeordneten Parallelkette und einer Auslesekette aus Ladungsverschiebeelementen, wobei der Einlesekette (S1E, S2E) eine parallele Kette (UR, UN) von Grundladungen speichernden Ladungsverschiebeelementen zugeordnet ist, die nach Übernahme der die Informationen kennzeichnenden Ladungen (IL) aus der Einlesekette (S1 E, S2E) in die Parallelkette (PF1, PF2) vor erneuter serieller Eingabe von Informationsladungen (IL) in die Einlesekette (S1E, S2E) Grundladungen (GS) in die Einlesekette (S1 E, S2E) einspeist, und bei der der Ausgabekette (S1 A, S2A) eine Schaltungsanordnung (UR, UC)zugeordnet ist, die beim seriellen Auslesen der die Informationen kennzeichnenden Ladungen (IL) aus der Ausgabekette (S1A, S2A) die Ausgabekette mit Grundladungen (GS) füllt. Der Ausgabekette (S1A, S2A) ist eine weitere parallele Kette (V, D) von Ladungsverschiebeelementen zugeordnet, mit der vor erneuter Übergabe der die Informationen kennzeichnenden Ladungen (IL) aus der Parallelkette (PF1 ... PF8) in die Ausgabekette die Grundladungen (GS) aus der Ausgabekette (S1A, S2A) ausgeräumt werden. (Fig. 1)

    摘要翻译： 本发明涉及一种电荷存储在串行 - 并行 - 串行组织基本充电操作，具有Einlesekette相关联的平行的链和电荷转移元件一个读出链，的存储的电荷转移元件的壁电荷的Einlesekette（S1E，S2E）并行链（UR，UN）与相关联的 的是，在所述Einlesekette（S1E，S2E）基本费用的信息电荷（IL）重新串行输入之前以下获取从在并联链（PF1，PF2）的Einlesekette（S1E，S2E）的信息表征电荷（IL）的（GS） 所述Einlesekette（S1E，S2E）馈送，并且其中在从所述输出链（S1A，S2A）的信息表征电荷（IL）的串行读出分配给该输出链（S1A，S2A）移位平均化装置（UR，UC）的 填充与基本费用（GS）输出链。 输出链（S1A，S2A）是分配电荷另一个平行链（V，D）从平行链（PF 1 ... PF8）的基本费用的信息表征电荷（IL）的重新传输之前切换元件，与所述（输出链 GS）（从输出串S1A，S2A）被消除。

    Ladungsverschiebespeicher in Seriell-Parallel-Seriellorganisation mit streng periodischer Taktansteuerung
    134.
    发明公开
    Ladungsverschiebespeicher in Seriell-Parallel-Seriellorganisation mit streng periodischer Taktansteuerung 失效
    在Seriell-Parallel-Seriellorganisation中的Ladungsverschiebespebepeher加强了期间的Taktansteuerung。

    公开(公告)号：EP0008354A1

    公开(公告)日：1980-03-05

    申请号：EP79102416.9

    申请日：1979-07-12

    申请人： SIEMENS AKTIENGESELLSCHAFT

    发明人： Feltl, Helmut, Dr.

    IPC分类号： G11C19/28 ,  G11C27/02 ,  H01L27/10

    CPC分类号： H01L27/1057 ,  G11C19/285 ,  G11C19/287

    摘要： CCD-Speicher in verdichteter SPS Anordnung. Um eine streng periodische Taktansteuerung zu erreichen, wird immer aus den gleichen Elektroden der seriellen Ein-Ausgabekette übernommen bzw. übergeben. Dazu sind zwei Prinzipien realisiert: a) Die abgebende Elektrode der seriellen Kette hat zwei Ausgänge in das Parallelfeld, wobei die Übernahme abwechselnd durch den einen oder anderen Ausgang erfolgt. b) Es wird aus der seriellen Kette in Zwischenstufen übernommen, wobei diese Zwischenstufen jeweils zwei Ausgänge in das Parallelfeld aufweisen.

    摘要翻译： 1.一种电荷转移装置，包括由第一和第二电荷移动元件（LE）的交替序列组成的读入链（EK），所述第一和第二电荷移动元件（LE）分配有电荷转移元件的平行链的场，来自读入链的电荷 其特征在于将信息传送到由第一和第二电荷移动元件的交替序列组成的读出链（AK）中，其特征在于，所述读取和读取的每个所述第一或第二电荷移动元件（LE） （EK，AK）被分配给两个相邻的电荷移动元件的平行链的至少一个组（PK1，PK2），每个电荷移动元件分别设置有各自的输入和馈出电极（ÜNE，ÜGE）。

    SAMPLING SWITCH CIRCUITS
    137.
    发明公开
    SAMPLING SWITCH CIRCUITS 审中-公开

    公开(公告)号：EP4106198A1

    公开(公告)日：2022-12-21

    申请号：EP21180467.9

    申请日：2021-06-18

    申请人： Socionext Inc.

    发明人： CRETU, Vlad ,  JALILI SEBARDAN, Armin

    IPC分类号： H03K17/14 ,  G11C27/02 ,  H03K17/16

    摘要： A sampling switch circuit, comprising an input node, connected to receive an input voltage signal, a sampling transistor comprising a gate terminal, a source terminal and a drain terminal, the source terminal connected to the input node, a hold-control node connected to receive a hold-control voltage signal, an output node connected to the drain terminal of the sampling transistor, a buffer circuit having a buffer input connected to the input node and a buffer output connected to a track-control node, the buffer circuit configured to provide a track-control voltage signal at the track-control node dependent on the input voltage signal and switching circuitry configured to connect the gate terminal of the sampling transistor to the track-control node or to the hold-control node in dependence upon a clock signal.