公开(公告)号：EP2917930A4

公开(公告)日：2016-06-29

申请号：EP12887958

申请日：2012-11-08

申请人： COMMISSARIAT À L ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES

发明人： VINET MAUD ,  MIGNOT SYLVIE ,  WACQUEZ ROMAIN

IPC分类号： H01L21/336 ,  H01L21/762 ,  H01L21/84

CPC分类号： H01L21/76283 ,  H01L21/311 ,  H01L21/76232 ,  H01L21/84 ,  H01L29/0649

公开(公告)号：EP2823506A4

公开(公告)日：2015-11-04

申请号：EP13757434

申请日：2013-02-01

申请人： SILICON STORAGE TECH INC

发明人： TOREN WILLEM-JAN ,  LIU XIAN ,  METZGER-BRUECKL GERHARD ,  DO NHAN ,  WEGE STEPHAN ,  MIRIDI NADIA ,  SU CHIEN-SHENG ,  BERNARDI CECILE ,  CUEVAS LIZ ,  GUYOT FLORENCE ,  CHEN YUEH-HSIN ,  OM MANI HENRY ,  TADAYONI MANDANA

IPC分类号： H01L21/28

CPC分类号： H01L29/66545 ,  H01L21/28273 ,  H01L21/28282 ,  H01L21/76283 ,  H01L27/11521 ,  H01L27/11568

摘要： A stack gate structure for a non-volatile memory array has a semiconductor substrate having a plurality of substantially parallel spaced apart active regions, with each active region having an axis in a first direction. A first insulating material is between each stack gate structure in the second direction perpendicular to the first direction. Each stack gate structure has a second insulating material over the active region, a charge holding gate over the second insulating material, a third insulating material over the charge holding gate, and a first portion of a control gate over the third insulating material. A second portion of the control gate is over the first portion of the control gate and over the first insulating material adjacent thereto and extending in the second direction. A fourth insulating material is over the second portion of the control gate.

摘要翻译： 用于非易失性存储器阵列的堆叠栅极结构具有半导体衬底，该半导体衬底具有多个基本上平行的间隔开的有源区，每个有源区具有沿第一方向的轴。 第一绝缘材料在垂直于第一方向的第二方向上位于每个堆叠栅极结构之间。 每个堆叠栅极结构在有源区上具有第二绝缘材料，在第二绝缘材料上方具有电荷保持栅极，在电荷保持栅极上方具有第三绝缘材料，以及在第三绝缘材料上的控制栅极的第一部分。 控制栅极的第二部分在控制栅极的第一部分之上，并且在与其相邻并在第二方向上延伸的第一绝缘材料之上。 第四绝缘材料位于控制栅极的第二部分之上。

公开(公告)号：EP2917930A1

公开(公告)日：2015-09-16

申请号：EP12887958.2

申请日：2012-11-08

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives

发明人： VINET, Maud ,  MIGNOT, Sylvie ,  WACQUEZ, Romain

IPC分类号： H01L21/336

CPC分类号： H01L21/76283 ,  H01L21/311 ,  H01L21/76232 ,  H01L21/84 ,  H01L29/0649

摘要： Method of producing a microelectronic device in a substrate comprising a first semiconductor layer, a first dielectric layer and a second semiconductor layer, comprising the following steps: etching of a trench through the first semiconductor layer, the first dielectric layer and a part of the second semiconductor layer, defining one active region, and such that, at the level of the second semiconductor layer, a part of the trench extends under a part of the active region, etching of the second dielectric layer such that remaining portions of the second dielectric layer forms portions of dielectric material extending under a part of the active region, deposition of a third dielectric layer in the trench such that the trench is filled with the dielectric materials of the second and third dielectric layers and forms an isolation trench.

公开(公告)号：EP2248163B1

公开(公告)日：2015-08-05

申请号：EP09707019.7

申请日：2009-01-26

申请人： NXP B.V.

发明人： GOARIN, Pierre

IPC分类号： H01L21/764 ,  H01L29/78 ,  H01L21/762

CPC分类号： H01L21/76283 ,  H01L21/76289 ,  H01L21/764 ,  H01L29/78

公开(公告)号：EP2893558A1

公开(公告)日：2015-07-15

申请号：EP12884191.3

申请日：2012-09-05

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives ,  STMicroelectronics, Inc.

发明人： VINET, Maud ,  LOUBET, Nicolas ,  WACQUEZ, Romain

IPC分类号： H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/3065 ,  H01L21/31116 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/823481 ,  H01L29/04 ,  H01L29/045 ,  H01L29/0653 ,  H01L29/66772

摘要： A method of producing a microelectronic device in a substrate comprising a first semiconductor layer, a dielectric layer and a second monocrystalline semiconductor layer, comprising the following steps: etching a trench through the first semiconductor layer and the dielectric layer, and such that the trench delimits one active region of the microelectronic device, chemical vapor etching of the second semiconductor layer, at the level of the bottom wall of the trench, according to at least two crystalline planes of the second semiconductor layer such that an etched part of the second semiconductor layer extends under a part of the active region, filling of the trench and of said etched part of the second semiconductor layer with a dielectric material.

公开(公告)号：EP2887387A1

公开(公告)日：2015-06-24

申请号：EP13199196.0

申请日：2013-12-20

申请人： NXP B.V.

发明人： in 't Zandt,, Michael Antoine Armand ,  Steeneken,, Peter Gerard

IPC分类号： H01L21/84 ,  H01L21/762 ,  H01L27/12 ,  H01L29/732 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/0649 ,  H01L21/76224 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/0653 ,  H01L29/7809 ,  H01L29/7812 ,  H01L29/7813

摘要： The invention relates to a semiconductor device and an associated method for fabricating the semiconductor device. The device comprises: a substrate having a contact surface and a back surface separated by a total distance; a vertical device formed in the substrate and having first and second terminals on the contact surface; an isolation trench extending the total distance through the substrate between the contact surface and the back surface to electrically isolate the vertical device; and a terminal separation trench extending from the contact surface into the substrate and arranged to separate and define an electrical conduction path between the first and second terminals of the vertical device.

摘要翻译： 本发明涉及半导体器件及其制造方法。 该装置包括：具有接触表面和与之隔开的后表面的基板; 在所述基板上形成的垂直装置，在所述接触面上具有第一和第二端子; 隔离沟槽，在接触表面和后表面之间延伸通过衬底的总距离，以使垂直器件电隔离; 以及从所述接触表面延伸到所述衬底中并且被布置成分离并限定所述垂直装置的所述第一和第二端子之间的导电路径的端子分离沟槽。

公开(公告)号：EP2697157A1

公开(公告)日：2014-02-19

申请号：EP12716957.1

申请日：2012-04-13

申请人： Robert Bosch GmbH

发明人： GRAHAM, Andrew, B. ,  YAMA, Gary ,  O'BRIEN, Gary

IPC分类号： B81C1/00 ,  H01L21/762

CPC分类号： H01L29/0649 ,  H01L21/76232 ,  H01L21/76283 ,  H01L21/7682 ,  H01L23/4821 ,  H01L2924/0002 ,  H01L2924/00

摘要： In one embodiment, a method of forming an insulating spacer includes providing a base layer, providing an intermediate layer above an upper surface of the base layer, etching a first trench in the intermediate layer, depositing a first insulating material portion within the first trench, depositing a second insulating material portion above an upper surface of the intermediate layer, forming an upper layer above an upper surface of the second insulating material portion, etching a second trench in the upper layer, and depositing a third insulating material portion within the second trench and on the upper surface of the second insulating material portion.

摘要翻译： 在一个实施例中，形成绝缘间隔物的方法包括提供基底层，在基底层的上表面上方提供中间层，蚀刻中间层中的第一沟槽，在第一沟槽内沉积第一绝缘材料部分， 在所述中间层的上表面上方沉积第二绝缘材料部分，在所述第二绝缘材料部分的上表面上方形成上层，蚀刻所述上层中的第二沟槽，以及在所述第二沟槽内沉积第三绝缘材料部分 并且在第二绝缘材料部分的上表面上。

公开(公告)号：EP2602817A1

公开(公告)日：2013-06-12

申请号：EP11191998.1

申请日：2011-12-05

申请人： NXP B.V.

发明人： Bolt, Michael John Ben ,  Dubois, Jerome Guillaume Anna ,  Agrawal, Naveen ,  Bisht, Gaurav Singh ,  Thillaigovindan, Jayaraj ,  Jie, Liao ,  Lim, Khin Hoong ,  Berckmans, Nico ,  Wessels, Petrus Jacobus Johannes

IPC分类号： H01L21/762

CPC分类号： H01L21/76224 ,  H01L21/76283 ,  H01L29/0649

摘要： Disclosed is an integrated circuit die comprising an active substrate (20) including a plurality of components laterally separated from each other by respective isolation structures (30), at least some of the isolation structures carrying a further component (40), wherein the respective portions of the active substrate underneath the isolation structures carrying said further components are electrically insulated from said components. A method of manufacturing such an IC die is also disclosed.

摘要翻译： 公开了一种集成电路管芯，其包括有源衬底（20），该有源衬底（20）包括通过相应的隔离结构（30）彼此横向分离的多个部件，至少一些隔离结构承载另外的部件（40），其中各部分 在承载所述另外的部件的隔离结构之下的有源衬底与所述部件电绝缘。 还公开了一种制造这种IC芯片的方法。

公开(公告)号：EP2428985B1

公开(公告)日：2013-04-17

申请号：EP11180701.2

申请日：2011-09-09

申请人： STMicroelectronics (Grenoble 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Morand, Yves ,  Poiroux, Thierry ,  Barbe, Jean-Charles

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L21/762 ,  H01L29/165

CPC分类号： H01L29/66772 ,  H01L21/76224 ,  H01L21/76283 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/7846

公开(公告)号：EP2509110A1

公开(公告)日：2012-10-10

申请号：EP12354025.4

申请日：2012-03-30

申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives

发明人： Vinet, Maud ,  Grenouillet, Laurent ,  Le Tiec, Yannick ,  Posseme, Nicolas

IPC分类号： H01L29/786 ,  H01L21/762

CPC分类号： H01L29/78648 ,  H01L21/743 ,  H01L21/76283

摘要： Le transistor à effet de champ comporte un substrat comprenant successivement un substrat de support (1) électriquement conducteur, une couche électriquement isolante (2) et une couche en matériau semi-conducteur (3). La contre-électrode (4) est formée dans une première portion (9) du substrat de support (1) face à la couche en matériau semi-conducteur (3). Le motif d'isolation (5) entoure la couche en matériau semi-conducteur (3) pour délimiter une première zone active (7) et il s'enfonce partiellement dans la couche de support (1) pour délimiter la première portion (9). Un contact (14) électriquement conducteur traverse le motif d'isolation (5) depuis une première face latérale en contact avec la contre-électrode (4) jusqu'à une seconde face. Le contact est connecté électriquement à la contre-électrode (4).

摘要翻译： FET具有形成在导电支撑衬底（1）的部分（11）中的面对半导体层即半导体膜（3）的对电极（4a，4b）。 绝缘图案（5）由电绝缘材料即氧化硅制成，并围绕该膜以限定有源区域（7）。 导电触头（14）从图案的一个侧表面传递到另一个侧表面，并且电连接到电极，其中前侧表面设置成与电极接触。 还包括用于制造FET的方法的独立权利要求。