公开(公告)号：EP2662984A1

公开(公告)日：2013-11-13

申请号：EP12167090.5

申请日：2012-05-08

申请人： Gong, Shaofang ,  Östh, Joakim

发明人： Gong, Shaofang ,  Östh, Joakim

IPC分类号： H03M1/80

CPC分类号： H03M1/80 ,  H04L27/36

摘要： The present invention relates to a reflection based modulator (1) for N parallel binary valued data-streams (D 1 , D 2 ). The reflection based modulator comprises a main multi-port structure (10) comprising O ports (P 1 -P 6 ), wherein one (P 2 ) of the O ports is used as an input port for a carrier signal (a P2 ), and another (P 1 ) of the O ports is used as an output port for a modulated signal (b P1 ), and wherein the remaining O-2 ports (P 3 -P 6 ) in the main multi-port structure each is connected to a reflection coefficient generating system (20a-d). Each reflection coefficient generating system comprises N binary valued impedance loads (Z) each adapted to receive and to be controlled by one of the N parallel binary valued data-streams respectively. Each impedance load is adapted to receive an input signal and return a reflected signal, wherein the reflection coefficient is dependent on the received binary valued datastream, and the N reflected signals generated in the reflection coefficient generating system are adapted to be returned to the main multi-port structure as a combined reflection coefficient signal (a P3 -a P6 ).

摘要翻译： 本发明涉及一种用于N个并行二进制值数据流（D 1，D 2）的基于反射的调制器（1）。 基于反射的调制器包括包括O个端口（P 1 -P 6）的主多端口结构（10），其中O端口中的一个（P 2）用作载波信号（a P2）的输入端口， O端口的另一个（P 1）用作调制信号（b P1）的输出端口，并且其中主多端口结构中的其余O-2端口（P 3 -P 6）各自被连接 涉及一种反射系数生成系统（20a-d）。 每个反射系数生成系统包括N个二值值阻抗负载（Z），每个二进制值阻抗负载分别适于接收并由N个并行二进制值数据流之一控制。 每个阻抗负载适于接收输入信号并返回反射信号，其中反射系数取决于接收的二进制值数据流，并且在反射系数产生系统中产生的N个反射信号适于返回主多 - 端口结构作为组合反射系数信号（P3-a P6）。

公开(公告)号：EP3297168A1

公开(公告)日：2018-03-21

申请号：EP17188889.4

申请日：2017-08-31

申请人： MediaTek Wireless, Inc.

发明人： PARK, Henry Arnold

IPC分类号： H03M1/06 ,  H03M1/68

CPC分类号： H03M1/80 ,  H03M1/0612 ,  H03M1/1009 ,  H03M1/68

摘要： According to at least one aspect, a digital-to-analog converter (DAC) circuit configured to receive a digital signal and provide an analog signal is provided. The DAC circuit includes a first circuit configured to receive a first portion of the digital signal and generate a first output voltage at a level selected from a first plurality of levels where at least two adjacent voltage levels have a first potential difference. The DAC circuit further includes a second circuit configured to receive a second portion of the digital signal and generate a second output voltage at a level selected from a second plurality of levels where at least two adjacent voltage levels have a second potential difference and the second circuit includes a compensation circuit configured to adjust the second potential difference such that the second potential difference is an integer multiple of the first potential difference.

摘要翻译： 根据至少一个方面，提供了一种被配置为接收数字信号并提供模拟信号的数字 - 模拟转换器（DAC）电路。 该DAC电路包括第一电路，该第一电路被配置为接收数字信号的第一部分并且生成第一输出电压，该第一输出电压选自第一多个电平，其中至少两个相邻的电压电平具有第一电位差。 所述DAC电路还包括第二电路，所述第二电路被配置为接收所述数字信号的第二部分并且生成处于从第二多个电平中选择的电平的第二输出电压，其中至少两个相邻的电压电平具有第二电势差，并且所述第二电路 包括补偿电路，所述补偿电路被配置为调整所述第二电位差，使得所述第二电位差是所述第一电位差的整数倍。

公开(公告)号：EP1396893A2

公开(公告)日：2004-03-10

申请号：EP03255199.6

申请日：2003-08-21

申请人： National Institute of Advanced Industrial Science and Technology

发明人： Shoji, Akira c/o Nat. Inst. of Adv. Sc. & Tech. ,  Yamamori, Hirotake c/o Nat. Inst. of Adv. Sc. & Te

IPC分类号： H01L39/22 ,  H01L39/24 ,  H03K19/195 ,  H03M1/00 ,  G01R35/00 ,  H03B15/00 ,  G01R33/035

CPC分类号： H03M1/80 ,  G01R33/0354 ,  H01L39/223 ,  H01L39/2493 ,  H03B15/00 ,  H03K19/1954

摘要： A Josephson junction has a Si substrate (1), a two layer film comprising an amorphous MgO layer (2) and a high orientation MgO layer (3) on the Si substrate, and a NbN film or the NbCN film (7) laminated on the two layer film.

摘要翻译： 约瑟夫逊结具有Si衬底（1），在Si衬底上包含非晶MgO层（2）和高取向MgO层（3）的双层膜，以及NbN膜或NbCN膜（7）层压在 两层胶片。

公开(公告)号：EP2602937A1

公开(公告)日：2013-06-12

申请号：EP12195280.8

申请日：2012-12-03

申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES

发明人： Heliot, Rodolphe ,  Jehl, Xavier ,  Sanquer, Marc ,  Wacquez, Romain

IPC分类号： H03M1/10 ,  H03M1/06 ,  G06N3/063 ,  H03M1/74

CPC分类号： G06N3/02 ,  G06N3/0635 ,  H03M1/0653 ,  H03M1/1042 ,  H03M1/747 ,  H03M1/80

摘要： L'invention concerne un nouveau type de convertisseur numérique-analogique et son application à un circuit électronique à architecture neuromorphique.
Le convertisseur comprend
- plusieurs transistors (T1-T8) de caractéristiques géométriques nominales identiques mais de caractéristiques courant-tension dispersées telles que lorsqu'on applique une tension grille-source constante aux différents transistors il circule dans le transistor un courant variable en fonction de la dispersion,
- une table numérique (LUT) recevant un mot numérique (DATA) et ayant une sortie de sélection pour sélectionner, en fonction du mot à convertir, un transistor ou un groupe de transistors fournissant un courant de valeur désirée représentant ce mot sous forme analogique. La table de correspondance est chargée en fonction de caractéristiques courant-tension réelles mesurées des différents transistors de l'ensemble, pour établir une correspondance entre les mots et les valeurs de courant.
La grande variabilité des caractéristiques des transistors, notamment leur courant de fuite pour une tension grille-source au-dessous du seuil de conduction, permet de trouver des combinaisons de courants de fuite qui représentent bien les mots à convertir.

摘要翻译： 转换器具有数字查找表（LUT），其具有选择输出以从一组晶体管（T1-T8）中选择，作为要转换的字（DATA）的函数，提供电流的晶体管或晶体管组 的期望值。 电流输出（S）提供由所选晶体管/晶体管传送的电流。 加载单元以定义的地址加载到表中，确定选择的基准作为晶体管的实际测量的电压 - 电流特性的函数，以建立要转换的字和通过选择获得的当前值之间的查找 。 晶体管具有相同的标称几何特性和分散的电流 - 电压特性。 神经形态电路还包括独立权利要求。

公开(公告)号：EP0320100A2

公开(公告)日：1989-06-14

申请号：EP88309780.0

申请日：1988-10-19

申请人： STC PLC

发明人： Jones, Roger Edward ,  Phillips, John Alexander ,  Dunnett, Bruce

IPC分类号： H03M1/38

CPC分类号： H03M1/80 ,  H03M1/46 ,  Y10S505/827

摘要： A successive approximation analogue to digital converter including at least one superconducting loop (Fig. 3-30; Fig. 8-68). Superconducting loops (61-64) may be used to store flux quanta used as reference levels in a digital to analogue converter of the analogue to digital converter. Alternatively, non-superconducting reference inductors (Fig. 3-38) can provide flux quanta reference levels. Switchable screens (34;66) are interposed between the flux quanta stores and lobes (31;74) in an addition/subtraction superconducting loop (30;68). An analogue signal is sampled and the corresponding magnetic flux coupled to a sensing lobe (32;71) and concentrated at a flux concentrating lobe (33;72). The reference fluxes are selectively coupled into the addition/subtraction superconducting loop until a magnetometer (40;73) indicates zero net flux through the concentrating lobe, this corresponding to completion of the conversion.

摘要翻译： 包括至少一个超导环路的逐次逼近模数转换器（图3-30;图8-68）。 可以使用超导环（61-64）来存储用作模数转换器的数模转换器中的参考电平的通量量。 或者，非超导参考电感（图3-38）可以提供通量量子参考电平。 在加/减超导环（30; 68）中，可切换屏（34; 66）介于通量量子存储和波瓣（31; 74）之间。 模拟信号被采样，并且相应的磁通耦合到感测凸角（32; 71）并且集中在磁通集中凸角（33; 72）处。 参考通量选择性地耦合到加法/减法超导环路中，直到磁力计（40; 73）表示通过集中凸角的零净通量，这对应于转换完成。

公开(公告)号：EP0135274A2

公开(公告)日：1985-03-27

申请号：EP84304701.0

申请日：1984-07-10

申请人： TRW INC.

发明人： Packard, Dennis John

IPC分类号： H03M1/80

CPC分类号： H03M1/0624 ,  H03M1/687 ,  H03M1/80

摘要： A digital-to-analog converter well suited for fabrication in monolithic form, in which lower-order bits of the input are converted by means of binary-weighted current switches, and higher-order bits of the input are converted by means of a thermometer-type decoder and current segment switches. Specifically, the converter includes a digital input register, a second register to receive the lower-order bits of the input, a set of binary-weighted current switches to generate an analog signal component proportional to the lower-order bits of the input, a thermometer-type decode to decode the higher-order bits of the input, and a set of identical current segment switches to generate an analog signal component proportional to the higher-order bits of the input. Importantly, there is also a third register between the decoder and the identical current segment switches, to insure that the current-weighted switches and the identical current segment switches are actuated simultaneously to minimize output transients.

摘要翻译： 一种数模转换器，非常适合以单片形式制造，其中通过二进制加权电流开关转换输入的低位，并且通过温度计转换高阶位 型解码器和当前段切换器。 特别地，转换器包括数字输入寄存器，用于接收输入的低位的第二寄存器，一组二进制加权电流开关，以产生与输入的低位比例成比例的模拟信号分量， 温度计类型解码来解码输入的高阶位，以及一组相同的电流段开关，以产生与输入的高位比例成比例的模拟信号分量。 重要的是，在解码器和相同的电流段开关之间还存在第三寄存器，以确保电流加权开关和相同的电流段开关同时被致动以最小化输出瞬变。

公开(公告)号：EP2524433A4

公开(公告)日：2014-06-11

申请号：EP11733369

申请日：2011-01-13

申请人： PANASONIC CORP

发明人： BOOTH RICHARD W D ,  MERCEY GREGOIRE LE GRAND DE

IPC分类号： H03M1/80

CPC分类号： H03M1/80 ,  H03M1/70

公开(公告)号：EP2246985A1

公开(公告)日：2010-11-03

申请号：EP10004454.4

申请日：2010-04-27

申请人： Linear Technology Corporation

发明人： Thomas, Andrew Joseph ,  Sousa, Joseph Luis

IPC分类号： H03M1/80 ,  H03M1/06

CPC分类号： H03M1/80 ,  H03M1/06

摘要： A circuit includes a digital-to-analog converter configured to produce an analog output signal (1) proportional to a reference signal and (2) as a function of a digital input signal. The converter comprises a plurality of non-trivially complex admittances configured so that each non-trivially complex admittance can be selectively switched as a function of the digital input signal so as to be coupled between a reference terminal configured to receive a reference signal and an output terminal. The method comprises selectively switching non-trivially complex admittances as a function of the digital signal between a reference terminal and an output terminal.

摘要翻译： 电路包括被配置为产生与参考信号成比例的模拟输出信号（1）和（2）作为数字输入信号的函数的数模转换器。 转换器包括多个非常复杂的导纳，其被配置为使得可以根据数字输入信号选择性地切换每个非平凡复杂的导纳，以便耦合在被配置为接收参考信号的参考端和输出 终奌站。 该方法包括根据参考端和输出端之间的数字信号选择性地切换非常复杂的导纳。

公开(公告)号：EP1396893A3

公开(公告)日：2006-01-18

申请号：EP03255199.6

申请日：2003-08-21

申请人： National Institute of Advanced Industrial Science and Technology

发明人： Shoji, Akira c/o Nat. Inst. of Adv. Sc. & Tech. ,  Yamamori, Hirotake c/o Nat. Inst. of Adv. Sc. & Te

IPC分类号： H01L39/22 ,  H01L39/24 ,  H03K19/195 ,  H03M1/00 ,  G01R35/00 ,  H03B15/00 ,  G01R33/035

CPC分类号： H03M1/80 ,  G01R33/0354 ,  H01L39/223 ,  H01L39/2493 ,  H03B15/00 ,  H03K19/1954

摘要： A Josephson junction has a Si substrate (1), a two layer film comprising an amorphous MgO layer (2) and a high orientation MgO layer (3) on the Si substrate, and a NbN film or the NbCN film (7) laminated on the two layer film.

公开(公告)号：EP0317420A1

公开(公告)日：1989-05-24

申请号：EP88402861.4

申请日：1988-11-15

申请人： THOMSON HYBRIDES ET MICROONDES

发明人： Tung, Pham Ngu Thomson - CSF

IPC分类号： H03M1/06 ,  H03M1/74

CPC分类号： H03M1/0845 ,  H03M1/80

摘要： Un convertisseur numérique analogique (CNA), destiné aux fréquences très élevées, est décrit.
Il comporte un premier étage, classique, dans lequel une pluralité de charges modulables, montées en parallèle, débitent des courants en progression géométrique dans un transistor (14) transformateur courant-tension. Chaque charge modulable comprend un transistor d'entrée (1), sur la grille duquel est adressé un bit, ainsi qu'une diode (10) et une résistance saturable (2). Le second étage est un décaleur, constitué par un transistor (15) monté en source suiveuse, en série avec au moins une diode (16) et un transistor de rappel (18) dont la source est à un potentiel négatif (V SS ). La tension au drain (A) du transistor (14) transformateur est appliquée à la grille du transistor (15) décaleur, et la tension de sortie (V S ) au drain du transistor (18) de rappel est rebouclée sur la grille du transistor (14) transformateur.
Application aux circuits intégrés pour conversion numérique analogique en hyperfréquences.