Patent search ap:"シリコンストーリッジテクノロージーインコーポレイテッド" Page 7

61.

发明专利
低電圧論理デバイス及び高電圧論理デバイスと共に分割ゲートメモリセルアレイを形成する方法有权

公开(公告)号：JP6470419B2

公开(公告)日：2019-02-13

申请号：JP2017538691

申请日：2016-01-19

Applicant: シリコンストーリッジテクノロージーインコーポレイテッド , SILICON STORAGE TECHNOLOGY, INC.

Inventor： ウマン−タン , ヤンジェン−ウェイ , スチエン−シェン , チェンチュン−ミン , ドニャン

IPC: H01L21/8234 , H01L27/088 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11546 , H01L27/11536

62.

发明专利
完全空乏型シリコン・オン・インシュレータ・フラッシュメモリ設計审中-公开

公开(公告)号：JP2018531477A

公开(公告)日：2018-10-25

申请号：JP2018517289

申请日：2016-09-14

Applicant: シリコンストーリッジテクノロージーインコーポレイテッド , SILICON STORAGE TECHNOLOGY, INC.

Inventor： トランヒューヴァン , リーアン , ヴートゥアン , グエンフンクオック

IPC: G11C16/24 , A20 , C07C275 , G11C16/04 , G11C16/26 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11526 , G11C16/08

CPC classification number: G11C16/14 , G11C7/065 , G11C8/08 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/28 , G11C2216/04 , H01L27/112 , H01L27/11582 , H01L28/00

Abstract: 本発明は、1つ以上の回路ブロックが完全空乏型シリコン・オン・インシュレータトランジスタ設計を利用して、漏電を最小限に抑える、フラッシュメモリシステムに関する。

63.

发明专利
統合された高K金属ゲートを有する不揮発性分割ゲートメモリセル及びそれを作製する方法有权

公开(公告)号：JP6407488B1

公开(公告)日：2018-10-17

申请号：JP2018516062

申请日：2016-08-02

Applicant: シリコンストーリッジテクノロージーインコーポレイテッド , SILICON STORAGE TECHNOLOGY, INC.

Inventor： ジョウフェン , リウシャン , ヤンジェン−ウェイ , スーチエン−シェン , ドーニャン

IPC: H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11524

CPC classification number: H01L27/11521 , H01L21/28273 , H01L21/8238 , H01L29/42328 , H01L29/42332 , H01L29/4916 , H01L29/66825 , H01L29/7881 , H01L29/7883

Abstract: メモリセル対を形成する方法であって、半導体基板の上方に、かつそれから絶縁されたポリシリコン層を形成することと、ポリシリコン層の上方に、かつそれから絶縁された導電性制御ゲート対を形成することと、制御ゲートの内側及び外側表面に沿って延在する第1及び第2の絶縁層を形成することと、制御ゲートの外側表面に隣接するポリシリコン層の一部分を除去することと、HKMG層を構造上に形成して、その一部分を制御ゲート間から除去することと、制御ゲートの内側表面に隣接するポリシリコン層の一部分を除去することと、制御ゲートの内側表面に隣接するソース領域を基板内に形成することと、ソース領域の上方に、かつそれから絶縁された導電性消去ゲートを形成することと、導電性ワードラインゲートを制御ゲートに横方向に隣接して形成することと、ワードラインゲートに隣接するドレイン領域を基板内に形成すること、を含む、方法。【選択図】図3R

64.

发明专利
ソース線プルダウン回路としてダミーメモリセルを使用するフラッシュメモリシステム审中-公开

公开(公告)号：JP2018526762A

公开(公告)日：2018-09-13

申请号：JP2018512973

申请日：2016-08-12

Applicant: シリコンストーリッジテクノロージーインコーポレイテッド , SILICON STORAGE TECHNOLOGY, INC.

Inventor： トランヒューヴァン , バイニン , ラオチン , ガザヴィパーヴィス , ユエカイマン

IPC: G11C16/14 , G11C16/26 , G11C16/04 , G11C16/16 , G11C16/10

CPC classification number: G11C16/28 , G11C7/14 , G11C16/0425 , G11C16/08 , G11C16/14 , G11C16/30 , G11C2216/04

Abstract: 本発明は、ソース線プルダウン回路としてダミーメモリセルを使用するフラッシュメモリデバイスに関する。

65.

发明专利
センス増幅器のためのトリミング可能な基準発生器有权

公开(公告)号：JP6336541B2

公开(公告)日：2018-06-06

申请号：JP2016194604

申请日：2016-09-30

Applicant: シリコンストーリッジテクノロージーインコーポレイテッド , SILICON STORAGE TECHNOLOGY, INC.

Inventor： ジョウヤオ , チアンシャオジョウ , ユエカイマン , リングアンミン

IPC: G11C7/06 , G11C16/26

CPC classification number: G11C16/26 , G11C7/14 , G11C16/28 , G11C29/021 , G11C29/026 , G11C29/028

66.

发明专利
幾何学的に改良された抵抗変化型メモリ（ＲＲＡＭ）セル及びその形成方法审中-公开

公开(公告)号：JP2018506846A

公开(公告)日：2018-03-08

申请号：JP2017534284

申请日：2015-11-06

Applicant: シリコンストーリッジテクノロージーインコーポレイテッド , SILICON STORAGE TECHNOLOGY, INC.

Inventor： チョウフェン , リウシアン , ドーニャン , トランヒューヴァン , グエンフンクオック

IPC: H01L21/8239 , H01L27/105 , H01L45/00 , H01L49/00

CPC classification number: H01L45/16 , G11C13/0007 , G11C13/0069 , G11C13/0097 , G11C2013/009 , G11C2213/32 , G11C2213/50 , G11C2213/52 , G11C2213/79 , H01L27/2436 , H01L45/04 , H01L45/122 , H01L45/1273 , H01L45/146

Abstract: メモリデバイス(及びメモリデバイスを作製し、使用する方法)は、導電材料製の第1の電極と、導電材料製の第2の電極と、鋭角部で互いに接する第1の細長部分及び第2の細長部分を含む層遷移金属酸化物材料とを含む。第1の細長部分及び第2の細長部分の各々は、第1の電極と第2の電極との間に配設され、第1の電極及び第2の電極と電気的に接触している。