-
公开(公告)号：JP2019140212A
公开(公告)日：2019-08-22
申请号：JP2018021338
申请日：2018-02-08
Applicant: 富士通株式会社
Abstract: 【課題】第1端子を流れる電流の大きさと第2端子を流れる電流の大きさとの差を低減すること。 【解決手段】基板10に設けられたスルーホール12aに挿入されて接合される端子52aと、スルーホール12aと同じ内径で基板10に設けられたスルーホール12bに挿入されて接合される端子52bと、を備え、端子52aのスルーホール12aに挿入される側の一端43aから反対側の他端45aまでの長さは、端子52bのスルーホール12bに挿入される側の一端43bから反対側の他端45bまでの長さよりも長く、端子52aのうちのスルーホール12aに接合する接合部分57aよりも端子52aの他端45a側に位置する部分の断面積は、端子52bのうちのスルーホール12bに接合する接合部分57bよりも端子52bの他端45b側に位置する部分の断面積よりも大きい、電子部品。 【選択図】図3
-
-
公开(公告)号：JP2017183532A
公开(公告)日：2017-10-05
申请号：JP2016068824
申请日：2016-03-30
Applicant: 富士通株式会社
CPC classification number: H05K1/0271 , H05K3/043 , H05K3/4644 , H05K2201/09263 , H05K2201/09381 , H05K2201/09418 , H05K3/0052
Abstract: 【課題】従来よりも簡便且つ効果的に配線基板の反りを抑制することができる配線基板の製造方法を提供する。 【解決手段】製品部及び捨て板部を含む配線基板の捨て板部に、導体で構成される多角形形状の複数のランドを隣接するランドと各頂点において接するように第1の方向及び第1の方向と交差する第2の方向に沿って配置した導体パターンを形成する。複数のランドのうちの少なくとも一部のランドの頂点部分の導体を選択的に除去する。 【選択図】図7B
-
公开(公告)号：JP2015082585A
公开(公告)日：2015-04-27
申请号：JP2013219993
申请日：2013-10-23
Applicant: 富士通株式会社
Abstract: 【課題】半田ブリッジの発生を抑止するとともに、ランドに対するプローブの接触不良の発生を抑止する。 【解決手段】プリント基板の製造方法は、第1導電体、孔、及び前記孔の開口の周囲に第2導電体を有する基板上に、前記第2導電体の一部及び前記孔の開口が露出する第1開口部を有する絶縁膜を形成する工程と、プローブを前記第2導電体に接触させる工程と、 を備え、前記孔を中心とした前記第1導電体側の前記第2導電体の露出面積が、前記第1導電体に対向する側の前記第2導電体の露出面積よりも小さい。 【選択図】図1
Abstract translation: 要解决的问题：阻止焊桥的产生和探头与焊盘的接触不良的发生。解决方案：一种印刷电路板的制造方法，包括：在具有第一导体，孔和 围绕孔的第二导体，具有第一开口的绝缘膜，第二导体的一部分和孔的开口从该第一开口露出; 以及使探针接触第二导体的过程。 以孔为中心和第一导体侧的第二导体的曝光区域小于以第一导体为中心的第二导体的曝光区域。
-
-
Patent Agency Ranking
公开(公告)号：JP2018092094A
公开(公告)日：2018-06-14
申请号：JP2016237456
申请日：2016-12-07
Applicant: 富士通株式会社
CPC classification number: G02B6/4245 , G02B6/12002 , G02B6/4214 , G02B6/4221 , G02B6/4238 , G02B6/4239 , G02B6/4246
Abstract: 【課題】光導波路が形成された基板に発光素子を精度よく接合することができる発光素子接合基板を提供することである。 【解決手段】発光素子接合基板は、基板の内部に形成された光導波路(108)と、前記基板にくり抜かれたくり抜き部(103)と、前記くり抜き部に設置された発光素子(104)と、前記光導波路の上層かつ/又は下層に形成された導電部(107)と、を有し、前記発光素子の光軸は、前記光導波路の中心線に一致し、前記発光素子の接合部は、前記導電部に接合している。 【選択図】図1
-
-
公开(公告)号：JP2018107307A
公开(公告)日：2018-07-05
申请号：JP2016252927
申请日：2016-12-27
Applicant: 富士通株式会社
CPC classification number: H05K1/0213 , H01L23/49816 , H01L24/16 , H01L2224/16235 , H01L2924/15311 , H05K1/0265 , H05K1/113 , H05K1/115 , H05K1/116 , H05K1/181 , H05K2201/09463 , H05K2201/09609 , H05K2201/0979 , H05K2201/10378 , H05K2201/10734
Abstract: 【課題】過剰な電流が流れることを抑制する。 【解決手段】プリント基板11において、給電層11a1〜11a4には電源電圧が印加され、電子部品12が搭載される領域に配置される。ビア11c1〜11c6によって給電層11a1〜11a4に電気的に接続される給電端子11b1〜11b6は、電子部品12に対して電源電圧に基づいた電流を供給する。ビア11c1〜11c6のビア径は、電子部品12が搭載される領域の端の近くに配置された給電端子に接続されたビアほど、小さくなるように形成されている。 【選択図】図1
-
公开(公告)号：JP2016127068A
公开(公告)日：2016-07-11
申请号：JP2014265192
申请日：2014-12-26
Applicant: 富士通株式会社
IPC: H05K3/46
CPC classification number: H05K3/4623 , H05K1/0231 , H05K1/162 , H05K3/3436 , H05K3/429
Abstract: 【課題】十分に大きな静電容量のコンデンサを内蔵した配線基板とその製造方法を提供すること。 【解決手段】誘電体27を介して互いに対向する二枚の基板20と、二枚の基板20の各々に形成され、誘電体27が充填された貫通孔21aと、貫通孔21aの内面に形成された第1の導体膜25と、誘電体27とは反対側の二枚の基板20の主面20b上において貫通孔21aを塞ぎ、かつ該主面20b側で第1の導体膜25に接続された第2の導体膜31とを有する配線基板による。 【選択図】図11
Abstract translation: 要解决的问题：提供一种其中嵌入具有足够大的静电电容的电容器的布线板，并且还提供其制造方法。解决方案：布线板包括：通过电介质体彼此相对的两个基板20 27; 形成在两个基板20的每一个上并填充有电介质体27的通孔21a; 形成在通孔21a的内表面上的第一导体膜25; 以及第二导体膜31，其阻挡在与电介质体27相对的一侧上的两个基板20的主表面20b上的通孔21a，并且连接到主表面20b侧上的第一导体膜25。 图11：
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.022 seconds)
