中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

88 records (took 0.04 seconds)

    プリント基板
    3.
    发明专利
    プリント基板 审中-公开

    公开(公告)号：JP2017069333A

    公开(公告)日：2017-04-06

    申请号：JP2015191605

    申请日：2015-09-29

    Applicant: ファナック株式会社

    Inventor： 杉本 展久

    IPC: H05K3/34

    CPC classification number: H05K1/111 ,  H05K3/3421 ,  H05K2201/094 ,  H05K2201/09418 ,  H05K2201/09709 ,  H05K2201/10689 ,  Y02P70/611 ,  Y02P70/613

    Abstract: 【課題】表面実装型の電子部品のパッケージ本体の端面に沿って列状に延出した信号端子を接続する複数のパッドが形成されたプリント基板において、電子部品をプリント基板に実装した際に、半田同士の接触による隣接するパッド間の短絡を防止するプリント基板を提供する。 【解決手段】パッケージ本体の外周の少なくとも一辺に、信号端子列を有する電子部品を実装するプリント基板30は、前記信号端子列に対応するパッド列33を備え、パッド列33は、所定の長さを有する少なくとも1つの第1のパッド31と、前記第1のパッド31の前記所定の長さより短い少なくとも1つの第2のパッド32と、からなり、前記各第1のパッド31と前記各第2のパッド32は、前記電子部品を実装したときに前記各信号端子の先端側に位置する前記第1のパッド31の端部と前記第2のパッド32の端部が一列に並ぶように、かつ、前記第1のパッド31同士が隣接しないように配置する。 【選択図】図1

    プリント配線板、半導体装置及びプリント回路板
    5.
    发明专利
    プリント配線板、半導体装置及びプリント回路板 审中-公开
    印刷电路板，半导体器件和印刷电路板

    公开(公告)号：JP2016100392A

    公开(公告)日：2016-05-30

    申请号：JP2014234445

    申请日：2014-11-19

    Applicant: キヤノン株式会社

    Inventor： 三宅 宏幸 ,  村井 裕典 ,  関口 潔

    IPC: H05K3/34 ,  H05K1/02 ,  H01L23/12 ,  H05K3/46

    CPC classification number: H05K1/0298 ,  H01L23/49838 ,  H05K1/113 ,  H05K1/181 ,  H01L23/49822 ,  H01L2924/0002 ,  H05K2201/09418

    Abstract: 【課題】単位面積当たりの端子密度を維持し、プリント配線板での引き出し本数の引き出し方向による差を低減することで設計自由度を高め、合計の引き出し本数を増加させる。 【解決手段】プリント配線板100は、絶縁体層105,106,107を介して積層された導体層101,102,103,104を有する。複数の導体層101〜104のうち表層101には、表層101に対して直交する矢印Z1方向から見て長方形の領域R1に、互いに間隔をあけた複数のランド111からなるランド群111Gが形成されている。ランド群111Gは三角格子状に配列されている。長方形の領域R1の1辺と三角格子の3辺のそれぞれとの間で成す角度のうち最小となる角度が、7度以上23度以下となるようにランド群111Gが配置されている。 【選択図】図1

    Abstract translation: 要解决的问题：为了保持每单位面积的终端密度，并通过根据印刷线路板上的导出方向减小导出数量的差异来提高设计灵活性，以增加导出数。解决方案：A 印刷布线板100具有通过绝缘体层105,106,107层叠的导体层101,102,103 104。在多个导体层101-104中的表面层101上，在矩形区域R1中，从 形成与表面层101正交的箭头Z1方向，形成由彼此间隔一定距离的多个焊盘111构成的焊盘区域111G。 陆地组111G被布置成三角形格子状。 焊盘组111G以矩形区域R1的一侧和三角形格子的三面之间形成的角度之外的最小角度不小于7度且不大于23度的方式布置。图示：图 1

    配線基板
    6.
    发明专利
    配線基板 审中-公开
    接线板

    公开(公告)号：JP2015207677A

    公开(公告)日：2015-11-19

    申请号：JP2014087874

    申请日：2014-04-22

    Applicant: 京セラサーキットソリューションズ株式会社

    Inventor： 城下 誠 ,  和田 久義

    IPC: H05K3/46 ,  H01L23/12 ,  H05K1/02

    CPC classification number: H05K1/115 ,  H05K1/0228 ,  H01L2224/16225 ,  H05K2201/09418 ,  H05K3/3436 ,  H05K3/4644

    Abstract: 【課題】半導体素子に対して十分な電源供給を行なって半導体素子を良好に作動させることが可能な配線基板を提供すること。 【解決手段】コア基板1を貫通するようにして互いに隣接して配設された接地用のスルーホール5Gおよび電源用のスルーホール5Pを具備して成る配線基板10であって、接地用のスルーホール5Gと電源用のスルーホール5Pとは、水平断面形状が角部と該角部との間を結ぶ辺部とを有する略方形状であり、互いに隣接するもの同士の辺部同士が互いに対向するように配置されている。互いに隣接する接地用のスルーホール5Gと電源用のスルーホール5Pとの対向面積がを大きくなり、それにより両者間のループインダクタンスを小さいものとして半導体素子Sに対して十分な電源供給を行なうことができる。 【選択図】図2

    Abstract translation: 要解决的问题：提供一种能够通过向半导体元件充分供应足够的功率来有利地致动半导体元件的布线板。解决方案：在布线板10中，包括交替地并且邻近电源通孔布置的接地通孔5G 5P，以穿透芯基板1，每个接地通孔5G和电源通孔5P具有基本上为方形的水平截面形状，其具有连接拐角的拐角和侧面，并且接地通孔5G和 电源通孔5P以相邻通孔的侧面相对配置的方式配置。 接地通孔5G和彼此相邻的电源通孔5P之间的相对区域增加，并且这使得两者之间的环路电感最小化，以实现对半导体元件S的足够的电力供应。

    Printed wiring board, semiconductor package, and printed circuit board
    7.
    发明专利
    Printed wiring board, semiconductor package, and printed circuit board 有权
    印刷电路板，半导体封装和印刷电路板

    公开(公告)号：JP2013225610A

    公开(公告)日：2013-10-31

    申请号：JP2012097572

    申请日：2012-04-23

    Applicant: Canon Inc ,  キヤノン株式会社

    Inventor： HAYASHI YASUJI ,  KONDO TAKUYA ,  MATSUMOTO SHOJI

    IPC: H01L23/12

    CPC classification number: H05K1/0216 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/48227 ,  H05K1/0228 ,  H05K1/0242 ,  H05K1/0298 ,  H05K1/11 ,  H05K1/114 ,  H05K1/116 ,  H05K1/14 ,  H05K1/141 ,  H05K1/162 ,  H05K1/18 ,  H05K2201/0939 ,  H05K2201/09418 ,  H05K2201/09454 ,  H05K2201/09463 ,  H05K2201/09636 ,  H05K2201/10378 ,  H05K2201/10674 ,  H05K2201/10734

    Abstract: PROBLEM TO BE SOLVED: To reduce crosstalk noise occurring between signal wiring lines.SOLUTION: In a first conductor layer 101, first and second signal wiring patterns 111 and 112 are formed. In a second conductor layer 102 that is a surface layer, a first pad 121 electrically connected to the first signal wiring pattern 111 through the first via 131 and a second pad 122 electrically connected to the second signal wiring pattern 112 through a second via 132 are formed. A third conductor layer 103 is disposed between the first conductor layer 101 and the second conductor layer 102, and an insulator 105 is interposed among the conductor layers. In the third conductor layer 103, a first via pad 141 electrically connected to the first via 131 is formed. The first via pad 141 is overlapped with the second pad 122 as viewed from a direction perpendicular to a substrate surface 100a, and has a facing portion 141a that faces the second pad 122 via the insulator 105.

    Abstract translation: 要解决的问题：减少信号布线之间发生的串扰噪声。解决方案：在第一导体层101中，形成第一和第二信号布线图案111和112。 在作为表面层的第二导体层102中，通过第一通孔131电连接到第一信号布线图案111的第一焊盘121和通过第二通孔132电连接到第二信号布线图案112的第二焊盘122， 形成。 第三导体层103设置在第一导体层101和第二导体层102之间，绝缘体105插入在导体层之间。 在第三导体层103中，形成与第一通孔131电连接的第一通孔焊盘141。 当从垂直于基板表面100a的方向观察时，第一通孔焊盘141与第二焊盘122重叠，并且具有经由绝缘体105面对第二焊盘122的对置部分141a。

    Arrangement structure in printed circuit board for stacked ceramic capacitor
    9.
    发明专利
    Arrangement structure in printed circuit board for stacked ceramic capacitor 有权
    印刷电路板堆叠陶瓷电容器的布置结构

    公开(公告)号：JP2010045085A

    公开(公告)日：2010-02-25

    申请号：JP2008206521

    申请日：2008-08-11

    Applicant: Lenovo Singapore Pte Ltd ,  レノボ・シンガポール・プライベート・リミテッド

    Inventor： KITAGAWA WATARU ,  YUZAWA SHIGERU

    IPC: H05K1/18

    CPC classification number: H05K1/0231 ,  H05K1/111 ,  H05K1/181 ,  H05K2201/09418 ,  H05K2201/10522 ,  H05K2201/10636 ,  Y02P70/611

    Abstract: PROBLEM TO BE SOLVED: To provide an arrangement structure reducing noise due to a stacked ceramic capacitor mounted on a printed circuit board. SOLUTION: A unit arrangement structure 100 is composed of four stacked ceramic capacitors 101, 103, 105, 107. Two stacked ceramic capacitors 101, 103 out of the four stacked ceramic capacitors are arranged such that capacitor axes are in parallel with an axis 201; and the other two stacked ceramic capacitors 105, 107 are arranged such that capacitor axes are in parallel with an axis 203 crossing the axis 201. By such arrangement structure, noise can be effectively suppressed even by single-sided mounting. COPYRIGHT: (C)2010,JPO&INPIT

    Abstract translation: 要解决的问题：提供一种通过安装在印刷电路板上的层叠陶瓷电容器来降低噪声的布置结构。 解决方案：单元布置结构100由四个堆叠的陶瓷电容器101,103,105,107组成。四个堆叠的陶瓷电容器中的两个堆叠的陶瓷电容器101,103被布置成使得电容器轴线与 轴201; 并且另外两个堆叠的陶瓷电容器105,107被布置成使得电容器轴线与轴线201交叉的轴线203平行。通过这种布置结构，即使通过单面安装也可以有效地抑制噪声。 版权所有（C）2010，JPO＆INPIT

    Wiring board
    10.
    发明专利
    Wiring board 审中-公开
    接线板

    公开(公告)号：JP2009224617A

    公开(公告)日：2009-10-01

    申请号：JP2008068533

    申请日：2008-03-17

    Applicant: Shinko Electric Ind Co Ltd ,  新光電気工業株式会社

    Inventor： KATAGIRI FUMIMASA ,  TOKUTAKE YASUE ,  KOIZUMI NAOYUKI ,  SUGANUMA SHIGEAKI ,  HORIUCHI MICHIO

    IPC: H01L23/12 ,  H01L23/14

    CPC classification number: H01L23/49833 ,  H01L23/498 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49838 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16 ,  H01L2924/00014 ,  H01L2924/01079 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/19107 ,  H05K1/111 ,  H05K3/103 ,  H05K3/222 ,  H05K2201/09418 ,  H05K2201/09709 ,  H05K2201/10287 ,  H05K2201/10674 ,  H01L2224/05599

    Abstract: PROBLEM TO BE SOLVED: To provide a wiring board which includes pads electrically connected to chip connecting pads through conductive wires, the wiring board being reduced in size in a surface direction of the wiring board by efficiently arranging the pads electrically connected to the chip connecting pads. SOLUTION: The wiring board includes a resin member 12 formed in a plate shape, chip connecting pads 13 each having a connection surface electrically connected to the electrode pads provided to a semiconductor chip and incorporated in the resin member 12, pads 14 incorporated in the resin member 12 at a part positioned outside a formation region of the chip connecting pads 13, routing wiring 17 connected to the pads 14, and the conductive wire sealed with the resin member 12 and electrically connecting the chip connecting pads 13 and the pads 14 to each other, the pads 14 being disposed on a plurality of straight lines B 1 parallel to a first direction. COPYRIGHT: (C)2010,JPO&INPIT

    Abstract translation: 要解决的问题：为了提供一种布线板，其包括通过导线与芯片连接焊盘电连接的焊盘，布线板通过有效地布置电连接到布线板的焊盘而在布线板的表面方向上减小尺寸 芯片连接垫。 解决方案：布线板包括形成为板状的树脂构件12，芯片连接焊盘13，每个芯片连接焊盘13具有电连接到设置在半导体芯片上的电极焊盘的连接表面，并且结合到树脂构件12中，焊盘14被结合 在位于芯片连接焊盘13的形成区域外侧的部分的树脂部件12中，与焊盘14连接的布线布线17以及用树脂部件12密封的导线，并且将芯片连接焊盘13和焊盘 14彼此之间，焊盘14设置在与第一方向平行的多条直线B 1上。 版权所有（C）2010，JPO＆INPIT

Patent Agency Ranking