-
公开(公告)号:JP2017135378A
公开(公告)日:2017-08-03
申请号:JP2017008056
申请日:2017-01-20
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L27/10 , H01L29/786 , H01L21/8242
CPC classification number: H01L27/10802 , H01L23/528 , H01L27/10814 , H01L27/1108 , H01L27/11582 , H01L27/13 , H01L28/00 , H01L29/78648 , H01L29/7869
Abstract: 【課題】記憶容量が大きく、消費電力の低い半導体装置を提供する。 【解決手段】酸化物半導体と、第1トランジスタと、第2トランジスタと、ダミーワード線と、を有する半導体装置であって、第1トランジスタのチャネル形成領域と第2トランジスタのチャネル形成領域は、それぞれ酸化物半導体の異なる領域に形成される。ダミーワード線は、第1トランジスタのチャネル形成領域と第2トランジスタのチャネル形成領域と、の間に延在するように設けられる。ダミーワード線に所定の電位を印加することによって、ダミーワード線と交差する酸化物半導体の領域において、第1トランジスタと第2トランジスタを電気的に分離する。 【選択図】図1
-
公开(公告)号:JPWO2020065440A1
公开(公告)日:2021-10-21
申请号:JPIB2019057788
申请日:2019-09-17
Applicant: 株式会社半導体エネルギー研究所
IPC: H03K17/693 , H03K17/00 , H01L29/786 , H01L21/822 , H01L27/04 , H01L21/8234 , H01L27/088 , H01L27/06 , H03M1/12
Abstract: 低消費電力化が可能な新規な構成の半導体装置を提供すること。センサと、センサのセンサ信号が入力されるサンプルホールド回路と、サンプルホールド回路の出力信号が入力されるアナログデジタル変換回路と、制御回路と、バッテリと、アンテナと、を有する。サンプルホールド回路は、第1選択回路と、複数の信号保持回路と、第2選択回路と、を有する。制御回路は、バッテリより電力が供給される第1の期間において、第1選択回路でセンサ信号に応じた電位を複数の信号保持回路に順に保持する制御を行い、アンテナを介して外部より電力が供給される第2の期間において、第2選択回路で複数の信号保持回路に保持した電位に基づく出力信号を出力する制御を行う。
-
公开(公告)号:JPWO2018203169A1
公开(公告)日:2020-03-12
申请号:JPIB2018052743
申请日:2018-04-20
Applicant: 株式会社半導体エネルギー研究所
Abstract: 消費電力が低減された撮像装置を提供する。撮像装置は、撮像部と、エンコーダと、を有する。撮像部で取得した第1画像データはエンコーダに送信される。エンコーダは、ニューラルネットワークを構成する第1回路を有し、第1回路は、当該ニューラルネットワークによる特徴抽出を第1画像に施して、第2画像データを生成する。なお、第1回路が重みフィルタを用いた畳み込み処理を行う機能を有することによって、エンコーダは畳み込みニューラルネットワークの計算を行うことができる。
-
公开(公告)号:JP6077059B2
公开(公告)日:2017-02-08
申请号:JP2015128911
申请日:2015-06-26
Applicant: 株式会社半導体エネルギー研究所
CPC classification number: H01L27/1266 , H01L27/1225
-
公开(公告)号:JPWO2019211697A1
公开(公告)日:2021-06-17
申请号:JPIB2019053299
申请日:2019-04-22
Applicant: 株式会社半導体エネルギー研究所
IPC: G11C11/4074 , G11C11/405 , G11C5/14 , G06F12/0893
Abstract: 記憶装置の各階層の記憶領域の変更が可能な半導体装置を提供する。第1および第2記憶回路を有する記憶装置と、制御回路と、を有する半導体装置で、第1記憶回路は、第1容量素子と、第1容量素子に保持される電荷を保持する機能を有する第1トランジスタと、を有し、第2記憶回路は、第2トランジスタと、前記第2トランジスタのゲートに電気的に接続された第2容量素子と、第2容量素子に保持される電荷を保持する機能を有する第3トランジスタと、を有する。第1および第3トランジスタは、酸化物半導体を有する半導体層と、ゲートと、バックゲートと、を有する。第1又は第3トランジスタバックゲートに印加される電圧を調整することによって、第1又は第2記憶回路のそれぞれの記憶領域を変更する。
-
公开(公告)号:JP2019024087A
公开(公告)日:2019-02-14
申请号:JP2018136563
申请日:2018-07-20
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/788 , H01L29/792 , H01L29/786 , H01L21/28 , H01L29/423 , H01L29/49 , H01L29/417 , H01L21/8242 , H01L27/108 , H01L27/11524 , H01L27/1156 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L21/336
Abstract: 【課題】記憶容量の大きい半導体装置を提供する。 【解決手段】第1乃至第7絶縁体と、第1導電体と、第1半導体と、を有する半導体装置であり、第1導電体は、第1絶縁体の第1上面に位置し、第1導電体は、前記第2絶縁体の第1下面に位置する。第3絶縁体は、第1絶縁体の側面と、第1絶縁体の第2上面と、第1導電体の側面と、第2絶縁体の第2下面と、第2絶縁体の側面と、を含む領域に位置する。第3絶縁体の形成面上には、第4絶縁体、第5絶縁体、第1半導体が順に積層され、第6絶縁体は、第5絶縁体の形成面のうち、第1導電体と重畳する領域に位置する。第7絶縁体は、第1半導体の形成面と、第6絶縁体の形成面と、を含む領域に位置する。第4絶縁体は、電荷を蓄積する機能を有し、第1導電体に電位を与えることによって、第5絶縁体を介して、第1半導体と第4絶縁体との間にトンネル電流が誘起される。 【選択図】図17
-
公开(公告)号:JP5771010B2
公开(公告)日:2015-08-26
申请号:JP2011008071
申请日:2011-01-18
Applicant: 株式会社半導体エネルギー研究所
CPC classification number: H01L27/1266 , H01L27/1225
-
公开(公告)号:JP6846938B2
公开(公告)日:2021-03-24
申请号:JP2017008056
申请日:2017-01-20
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L27/108 , H01L27/10 , H01L29/786 , H01L21/8242
-
公开(公告)号:JPWO2019048979A1
公开(公告)日:2021-01-14
申请号:JPIB2018056473
申请日:2018-08-27
Applicant: 株式会社半導体エネルギー研究所
IPC: G11C11/405 , G05F3/26 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L29/786 , G11C11/4074 , G11C5/14 , G06G7/60
Abstract: 間欠駆動が可能な半導体装置を有する電子機器を提供する。電子機器は半導体装置を有し、半導体装置はカレントミラー回路と、バイアス回路と、第1乃至第3トランジスタと、を有する。カレントミラー回路は、第1出力端子と、第2出力端子と、を有し、カレントミラー回路は、第1トランジスタを介して、電源供給線と電気的に接続されている。また、カレントミラー回路は、第1出力端子の電位に応じた電流を、第1出力端子及び第2出力端子からそれぞれ出力する機能を有する。バイアス回路は、電流ソース回路と、電流シンク回路と、を有し、電流ソース回路は、第2トランジスタを介して、第2出力端子と電気的に接続され、電流シンク回路は、第3トランジスタを介して、第2出力端子と電気的に接続されている。第1乃至第3トランジスタのオン状態、オフ状態の切り替えによって、半導体装置で間欠駆動を実現する。
-
公开(公告)号:JP2018085357A
公开(公告)日:2018-05-31
申请号:JP2016225734
申请日:2016-11-21
Applicant: 株式会社半導体エネルギー研究所
Inventor: 井上 達則
IPC: H01L27/108 , G11C11/405 , G11C11/56 , H01L21/8244 , H01L27/11 , H01L27/105 , H01L29/786 , H01L21/336 , H01L21/8242
Abstract: 【課題】記憶容量の大きい記憶装置を提供する。 【解決手段】可撓性を有する基板上に、半導体装置を設けた記憶装置を構成する。半導体装置は、メモリセルを有し、駆動回路などを用いることで、該メモリセルへのデータの書き込み、又は該メモリセルからのデータの読み出しを行うことができる。半導体装置を可撓性基板に設ける方法としては、例えば、剥離層の有する基板上に半導体装置を形成して、該半導体装置を剥離して可撓性の有する基板に転置する方法などが挙げられる。半導体装置を可撓性基板上に設けることにより、記憶装置を、例えば、該基板を蛇腹状に曲げ畳んだ構造、該基板をロール状に巻いた構造などにすることができる。 【選択図】図4
-
-
-
-
-
-
-
-
-