公开(公告)号：JP6275559B2

公开(公告)日：2018-02-07

申请号：JP2014122894

申请日：2014-06-13

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 尾田 秀一

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/8234 ,  H01L27/088 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/786

CPC classification number: H01L29/6656 ,  H01L21/26513 ,  H01L21/2652 ,  H01L21/8221 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823468 ,  H01L21/823814 ,  H01L21/823864 ,  H01L21/84 ,  H01L27/0922 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/0847 ,  H01L29/1045 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66537 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66598 ,  H01L29/66772 ,  H01L29/78621 ,  H01L29/78654

公开(公告)号：JP2018006414A

公开(公告)日：2018-01-11

申请号：JP2016127930

申请日：2016-06-28

Applicant: ルネサスエレクトロニクス株式会社

Inventor： 新川田 裕樹

IPC: H01L29/786 ,  H01L21/76 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/2652 ,  H01L21/76283 ,  H01L29/66477 ,  H01L29/66492 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78 ,  H01L29/78606 ,  H01L29/78654

Abstract: 【課題】半導体装置の信頼性を向上させる。 【解決手段】支持基板である半導体基板SBと半導体基板SB上の絶縁層BXと絶縁層BX上の半導体層SMとを有するSOI基板1に、半導体層SMおよび絶縁層BXを貫通して底部が半導体基板SBに達する素子分離領域STが形成され、半導体層SM上にゲート絶縁膜GFを介してゲート電極GEが形成されている。半導体層SMに隣接する位置において素子分離領域STにディボットDTが形成され、ディボットDT内に埋込絶縁膜UZが形成されている。ゲート電極GEは、半導体層SM上にゲート絶縁膜GFを介して形成された部分と、埋込絶縁膜UZ上に位置する部分と、素子分離領域ST上に位置する部分とを有している。 【選択図】図25

公开(公告)号：JP6080024B2

公开(公告)日：2017-02-15

申请号：JP2015157852

申请日：2015-08-10

Applicant: インフィネオン テクノロジーズ アーゲー ,  INFINEON TECHNOLOGIES AG

Inventor： シュミット, ゲーアハルト ,  バルジック, マリオ ,  バウアー, ヨーゼフ−ゲオルク ,  ハンベル, オリヴァー ,  ミロニヒ, ハンス ,  シュスターレダー, ヴェルナー

IPC: H01L29/868 ,  H01L21/329 ,  H01L21/322 ,  H01L21/265 ,  H01L29/861

CPC classification number: H01L21/26506 ,  H01L21/221 ,  H01L21/2652 ,  H01L21/324 ,  H01L29/167 ,  H01L29/207 ,  H01L29/8611 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66234 ,  H01L29/732

公开(公告)号：JP2016162950A

公开(公告)日：2016-09-05

申请号：JP2015042227

申请日：2015-03-04

Applicant: トヨタ自動車株式会社

Inventor： 添野 明高 ,  妹尾 賢

IPC: H01L29/868 ,  H01L29/739 ,  H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/322 ,  H01L29/861

CPC classification number: H01L29/32 ,  H01L27/0629 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/7397 ,  H01L29/8725 ,  H01L21/2652 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/861

Abstract: 【課題】 ピラー領域を有するダイオードにおいて、逆回復特性をさらに改善する。 【解決手段】 半導体装置であって、ダイオードを備える。ダイオードが、アノード電極と、カソード電極と、アノード電極に接続されているp型のアノード領域と、アノード領域に対して裏面側から接しているn型のバリア領域と、半導体基板の表面からアノード領域を貫通してバリア領域に達しているとともにアノード電極に接続されているn型のピラー領域と、バリア領域の裏面側に配置されているとともにカソード電極に接続されているn型のカソード領域を有している。カソード領域内であって半導体基板の厚み方向の中間部よりも裏面側の領域内に、結晶欠陥が半導体基板の平面方向に沿って分布するライフタイム制御層が形成されている。 【選択図】図1

Abstract translation: 要解决的问题：为了进一步提高具有柱面积的二极管的反向恢复特性。解决方案：半导体器件包括二极管。 二极管具有：阳极电极; 阴极电极; 连接到阳极电极的p型阳极区域; 与背面侧的阳极区域接触的n型阻挡区域; n型柱状区域，其从半导体衬底的表面穿过阳极区域到达阻挡区域并连接到阳极电极; 以及配置在该阻挡区域的背面侧并与该阴极电极连接的n型阴极区域。 该二极管具有寿命控制层，该寿命控制层在厚度方向上形成在比半导体衬底的中间部分更靠近背面侧的区域的阴极区域中，并且沿着半导体衬底的平面方向分布有晶体缺陷 图1

公开(公告)号：JPWO2013171956A1

公开(公告)日：2016-01-12

申请号：JP2014515469

申请日：2013-03-22

Applicant: パナソニックIpマネジメント株式会社

Inventor： 政幸 亀井 ,  政幸 亀井

IPC: H01L21/336 ,  H01L27/146 ,  H01L29/78

CPC classification number: H01L21/2652 ,  H01L27/14612 ,  H01L27/14638 ,  H01L29/4983 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659

Abstract: ゲート電極(180)の側面から半導体基板(110)におけるゲート電極の側方の領域に形成された第1のサイドウォール(210)と、その上に形成され、高さ及び幅が第1のサイドウォールよりも小さい第2のサイドウォール(220)と、その外側に第2のサイドウォールを覆うように形成された外側サイドウォール(230)と、外側サイドウォールの側方の領域に形成されたソースドレイン領域(250)とを備えている。第2のサイドウォールは、注入される衝突イオンで欠陥準位を生じる原子を組成に含み、第1のサイドウォール及び第3のサイドウォールは、欠陥準位を生じる原子を組成に含まない。

Abstract translation: 从形成在半导体衬底（110）在栅电极的两侧的区域中的栅电极（180），形成在其上，该高度的侧表面的第一侧壁（210）和宽度的第一侧 第二侧壁比所述壁（220），第二形成外侧壁覆盖在外面的侧壁（230）的源极，形成在所述横向外侧壁的区域小 和漏极区域（250）。 第二侧壁包括原子，这导致在注入到组合物中，所述第一侧壁和所述第三侧壁不包括导致在组合物中的缺陷能级的原子碰撞离子的缺陷水平。

公开(公告)号：JP5527080B2

公开(公告)日：2014-06-18

申请号：JP2010165317

申请日：2010-07-22

Applicant: 富士通セミコンダクター株式会社

Inventor： 充明 堀 ,  和隆 吉澤

IPC: H01L21/8234 ,  H01L27/088

CPC classification number: H01L21/823892 ,  H01L21/2652 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/823857 ,  H01L29/105 ,  H01L29/6659 ,  H01L29/7843

公开(公告)号：JP5283916B2

公开(公告)日：2013-09-04

申请号：JP2008022366

申请日：2008-02-01

Applicant: セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー

Inventor： 聡 嶋田 ,  安弘 武田 ,  誠治 大竹

IPC: H01L21/8249 ,  H01L21/265 ,  H01L21/331 ,  H01L21/336 ,  H01L21/8222 ,  H01L21/8248 ,  H01L27/06 ,  H01L29/732 ,  H01L29/78

CPC classification number: H01L21/2652 ,  H01L21/8249 ,  H01L27/0623 ,  H01L29/6659 ,  H01L29/7833

Abstract: A method of fabricating a semiconductor device includes a first step of forming a defect suppression film suppressing increase in a defect due to implantation of an impurity on a semiconductor substrate, a second step of forming an active region on a surface of the semiconductor substrate by implanting the impurity through the defect suppression film, a third step of removing the defect suppression film and a fourth step of forming an interface state suppression film suppressing increase in an interface state density of the active region on the active region.

公开(公告)号：JP5204184B2

公开(公告)日：2013-06-05

申请号：JP2010209363

申请日：2010-09-17

Applicant: 株式会社東芝

Inventor： 健 冨田

IPC: H01L21/266 ,  G03F1/00 ,  H01L27/148 ,  H04N5/369

CPC classification number: H01L21/2652 ,  H01L21/266

Abstract: A method for manufacturing a semiconductor device includes; exposing a resist layer 16 uniformly formed on a semiconductor substrate 11 using a grating mask 17 having transmission regions 17A whose transmittances decrease toward a transfer direction of charges, forming a plurality of residual resist films 18 whose film thicknesses change according to the transmittances of the grating mask 17 by developing the exposed resist layer 16, and forming a plurality of impurity layers 13 having an inner potential including a predetermined reference potential Pb and a predetermined step potential Ps by implanting ions 20 into the semiconductor substrate 11 through the residual resist films 18, wherein an acceleration voltage and a dose amount of the ion implantation device 19 are determined so that an error of the inner potential caused by an error of the film thickness of the residual resist film 18 stays within a permissible range.

公开(公告)号：JP2012516556A

公开(公告)日：2012-07-19

申请号：JP2011546706

申请日：2010-01-27

Applicant: アドバンスト・マイクロ・ディバイシズ・インコーポレイテッドAdvanced Micro Devices Incorporated

Inventor： ウェイ アンディ ,  パパゲオルギウ ヴァシリオス ,  ホエンチェル ジャン ,  ミュルフィンガ ロバート

IPC: H01L21/266 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L21/266 ,  H01L21/2652 ,  H01L21/26586 ,  H01L21/823493 ,  H01L29/6659 ,  H01L29/7833

Abstract: 【解決手段】
洗練された半導体デバイスにおいて、非対称ウエル注入に基いて非対称トランジスタ構造が得られる一方で傾斜注入プロセスは回避し得る。 この目的のために、段階的なレジストマスクのような段階的な注入マスクが形成されてよく、段階的な注入マスクは、非対称トランジスタのソース側と比較してドレイン側で高いイオン遮断能力を有していてよい。 例えば、非対称構造は、高度な性能向上を伴う非傾斜注入プロセスに基いて得ことができ、また考慮されている技術標準にかかわりなく完成され得る。
【選択図】図２ｅ

公开(公告)号：JP2012059946A

公开(公告)日：2012-03-22

申请号：JP2010202109

申请日：2010-09-09

Applicant: Toshiba Corp ,  株式会社東芝

Inventor： KONDO YOSHIYUKI ,  OKANO OUSHIYUN ,  KAWANAKA SHIGERU

IPC: H01L27/088 ,  H01L21/8234 ,  H01L21/8242 ,  H01L27/108 ,  H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/2652 ,  H01L21/26586 ,  H01L21/823425 ,  H01L21/823437 ,  H01L29/1083 ,  H01L29/66545

Abstract: PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device capable of forming a halo region having an appropriate concentration profile on a transistor in which a cap film on a gate electrode is thick and a space ratio aspect between adjacent transistors is large.SOLUTION: A manufacturing method of a semiconductor device according to an embodiment includes: a step of forming a first gate electrode and a second gate electrode on a substrate; a step of forming a first halo region under the first gate electrode and a second halo region under the second gate electrode; and a step of forming a first cap film whose bottom face and side face are covered by a first insulating film and a second cap film whose bottom face and side face are covered by a second insulating film. The first halo region is formed by driving a first impurity into the substrate through the second insulating film. The second halo region is formed by driving a second impurity into the substrate through the first insulating film.

Abstract translation: 解决的问题：提供一种半导体器件的制造方法，该半导体器件能够在晶体管上形成具有适当浓度分布的卤素区域，其中栅电极上的帽膜厚，并且相邻晶体管之间的空间比方面 很大 解决方案：根据实施例的半导体器件的制造方法包括：在衬底上形成第一栅电极和第二栅电极的步骤; 在所述第一栅电极下方形成第一晕区和在所述第二栅电极下方的第二晕区的步骤; 以及形成其底面和侧面被第一绝缘膜覆盖的第一盖膜和底面和侧面被第二绝缘膜覆盖的第二盖膜的步骤。 通过第二绝缘膜将第一杂质驱动到衬底中形成第一晕圈。 通过第一绝缘膜将第二杂质驱动到衬底中形成第二卤区。 版权所有（C）2012，JPO＆INPIT