公开(公告)号：KR101541656B1

公开(公告)日：2015-08-03

申请号：KR1020147001064

申请日：2012-07-19

Applicant: 가부시키가이샤 고베 세이코쇼

Inventor： 마에다다케아키 ,  오쿠노히로유키 ,  요코타요시히로

IPC: H01L21/28

CPC classification number: H01L23/53223 ,  H01L21/28525 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/76841 ,  H01L21/76867 ,  H01L29/161 ,  H01L29/165 ,  H01L29/401 ,  H01L29/456 ,  H01L29/7395 ,  H01L29/7802 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 제조공정등에서고온하에노출된경우이어도, 반도체영역과전극사이에서의원자의상호확산이억제되고, 또한계면저항의상승이억제되는반도체소자를제공한다. 본발명의반도체소자는, 실리콘을포함하는반도체영역, 알루미늄을포함하는전극및 상기반도체영역과전극사이에개재되고, 게르마늄을함유하는확산방지층을구비하고, 상기확산방지층의적어도일부의게르마늄함유량이 4원자% 이상인반도체소자에관한것이다.

公开(公告)号：KR101480211B1

公开(公告)日：2015-01-07

申请号：KR1020127025117

申请日：2011-02-10

Applicant: 마이크론 테크놀로지, 인크

Inventor： 탕,산,디.

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/1027 ,  H01L21/28088 ,  H01L21/32051 ,  H01L21/32055 ,  H01L21/32133 ,  H01L29/401 ,  H01L29/42308 ,  H01L29/66363 ,  H01L29/749

Abstract: 각각이 4F
2 의 셀 크기를 갖는 복수의 사이리스터-기반의 메모리 셀들을 포함하는 반도체 장치들, 및 이를 형성하는 방법들이 제공된다. 사이리스터-기반의 메모리 셀들 각각은 교대로 나타나는 도펀트 유형들의 수직으로 중첩된 영역들을 갖는 사이리스터 및, 제어 게이트를 포함한다. 제어 게이트는 사이리스터들 중 하나 이상에 전기적으로 결합될 수 있고 전압원에 동작가능하게 결합될 수 있다. 사이리스터-기반의 메모리 셀들은 캐소드 또는 데이터 라인으로서 기능할 수 있는 도전성 스트랩 상에 어레이로 형성될 수 있다. 시스템은 하나 이상의 메모리 액세스 장치들 혹은 상보 금속-산화물-반도체(CMOS) 장치와 같은 통상의 논리장치들과 함께 반도체 장치들을 집적함으로써 형성될 수 있다.

公开(公告)号：KR1020140126915A

公开(公告)日：2014-11-03

申请号：KR1020130045183

申请日：2013-04-24

Applicant: 삼성전자주식회사

Inventor： 양상렬 ,  정순욱 ,  김경섭 ,  유영섭 ,  정병홍 ,  최한메

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L21/283 ,  H01L21/76805 ,  H01L29/401

Abstract: 본 발명은 반도체 장치 및 이의 제조 방법을 제공한다. 본 발명에서는, 콘택홀을 형성할 때 발생되는 콘택 잔여물이 몰드막이 아닌 보호막과 접한다. 상기 보호막은 상기 콘택 잔여물과 상기 몰드막 사이의 반응을 방지한다. 이로써 하부전극들 간의 누설전류를 방지할 수 있다.

Abstract translation: 提供半导体器件及其制造方法。 在本发明中，形成接触孔时产生的接触残渣与保护层而不是模层接触。 保护层防止接触残余物和模具层之间的反应。 由此，可以防止下部电极之间的漏电流。

公开(公告)号：KR1020140111628A

公开(公告)日：2014-09-19

申请号：KR1020140028551

申请日：2014-03-11

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 후앙유-리엔 ,  이퉁잉 ,  린페이-이 ,  판춘-씨앙 ,  유셩-웬 ,  첸넹-쿠오 ,  챠이밍-후안

IPC: H01L21/336 ,  H01L21/31

CPC classification number: H01L21/823481 ,  H01L21/31055 ,  H01L21/324 ,  H01L21/76224 ,  H01L21/76229 ,  H01L27/088 ,  H01L29/401

Abstract: The present invention relates to a semiconductor device and a method for forming the same. The semiconductor device according to one embodiment of the present invention includes a substrate; a gate structure on the substrate; and an insulating feature part in the substrate. According to one embodiment of the present invention, the insulating feature part includes an insulating layer having a first thickness; and a capping layer having a second thickness on the insulating layer.

Abstract translation: 半导体器件及其形成方法技术领域本发明涉及半导体器件及其形成方法。 根据本发明的一个实施例的半导体器件包括：衬底; 基板上的栅极结构; 以及衬底中的绝缘特征部分。 根据本发明的一个实施例，绝缘特征部分包括具有第一厚度的绝缘层; 以及在所述绝缘层上具有第二厚度的覆盖层。

公开(公告)号：KR101415436B1

公开(公告)日：2014-07-04

申请号：KR1020130042911

申请日：2013-04-18

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 선세이-핑 ,  왕성-리 ,  린친-시앙 ,  첸넹-쿠오 ,  완클레멘트싱젠

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/772

CPC classification number: H01L29/66795 ,  H01L21/324 ,  H01L29/1054 ,  H01L29/401 ,  H01L29/66545 ,  H01L29/785

Abstract: A FinFET device is manufactured by firstly receiving a FinFET precursor. The FinFET precursor comprises: a substrate, a pin on the substrate, a separation area next to the pin, and a dummy gate stack on the substrate which surrounds a part of the pin called by a gate channel area. The dummy gate stack is removed to form a gate trench. A gate dielectric layer is deposited on the gate trench. A metal stressor layer (MSL) is deposited on the gate dielectric layer. A capping layer is deposited on the MSL. Heat treatment is applied to the MSL to expand volume. The capping layer is removed and a metal gate (MG) is formed on the MSL.

Abstract translation: 通过首先接收FinFET前体来制造FinFET器件。 FinFET前体包括：衬底，衬底上的引脚，与引脚相邻的分离区域，以及围绕由栅极沟道区域调用的引脚的一部分的基极上的伪栅极堆叠。 去除虚拟栅极堆叠以形成栅极沟槽。 栅极介电层沉积在栅极沟槽上。 金属应力层（MSL）沉积在栅极电介质层上。 覆盖层沉积在MSL上。 热处理应用于MSL以扩大体积。 去除覆盖层，并在MSL上形成金属栅极（MG）。

公开(公告)号：KR101401893B1

公开(公告)日：2014-06-19

申请号：KR1020130000244

申请日：2013-01-02

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 반달마크

IPC: H01L21/20

CPC classification number: H01L21/7806 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02491 ,  H01L21/02527 ,  H01L21/28518 ,  H01L21/324 ,  H01L29/1606 ,  H01L29/401 ,  H01L29/42384 ,  H01L29/66045 ,  H01L29/78603 ,  H01L29/78684 ,  H01L29/78696

Abstract: 카본층을 제조하는 방법 및 시스템이 제공된다. 실시형태는 카본을 포함하는 기판 상에 제1 메탈층을 증착하는 스텝을 포함한다. 실리사이드는 기판 상에 에피택셜 성장되고, 또한 에피택셜 성장된 실리사이드는 실리사이드 상에 카본의 층을 형성한다. 실시형태에서 카본층은 그래핀(graphene)이고, 그래핀 내에 채널을 형성하기 위한 추가의 프로세싱을 위해 반도체 기판으로 이동될 수 있다.

公开(公告)号：KR1020140043879A

公开(公告)日：2014-04-11

申请号：KR1020130117950

申请日：2013-10-02

Applicant: 도쿄엘렉트론가부시키가이샤 ,  고꾸리쯔 다이가꾸 호우징 오사까 다이가꾸

Inventor： 아즈모슈지 ,  가시와기유사쿠 ,  모로즈미유이치로 ,  와무라유 ,  하라다가츠시게 ,  다카하시고스케 ,  와타나베헤이지 ,  시무라다카요시 ,  호소이다쿠지

IPC: H01L21/205 ,  H01L21/336

CPC classification number: H01L29/401 ,  C23C16/303 ,  C23C16/308 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/02252 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/02326 ,  H01L21/02332 ,  H01L21/044 ,  H01L21/049 ,  H01L21/28264 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66045 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7802 ,  H01L29/7813

Abstract: [OBJETIVE] a film forming method capable of generating an AlON layer which is uniformly dispersed in the thickness direction of nitrogen even though the thickness of a layer is thick. [SOLUTION] after forming an AlN layer (23) on the SiC substrate (17) of a wafer (W), an AlON layer (25) which has a stack structure where an AlO layer (24) and an AlN layer (23) are alternately stacked by repeatedly forming the AlN layer (23) on the film-formed AlO layer (24) and the film forming layer of the AlO layer (24) is formed and then the AlON layer (25) having the stack structure is heat-treated.

Abstract translation: 即使层的厚度较厚，也能够产生均匀分散在氮的厚度方向上的AlON层的成膜方法。 在晶片（W）的SiC衬底（17）上形成AlN层（23）之后，具有AlO层（24）和AlN层（23）的堆叠结构的AlON层（25） 通过在膜形成的AlO层（24）上重复形成AlN层（23）而交替层叠，形成AlO层（24）的成膜层，然后具有堆叠结构的AlON层（25）为热 治疗过的。

公开(公告)号：KR1020140033847A

公开(公告)日：2014-03-19

申请号：KR1020120100259

申请日：2012-09-11

Applicant: 엘지디스플레이 주식회사

Inventor： 권오남 ,  김해열

IPC: H01L21/28 ,  H01L29/786

CPC classification number: H01L29/66742 ,  H01L21/31127 ,  H01L21/31144 ,  H01L21/76877 ,  H01L21/7688 ,  H01L29/401 ,  H01L29/42384 ,  H01L29/458 ,  H01L29/4908 ,  H01L29/66765 ,  H01L29/78603 ,  H01L27/124

Abstract: The present invention relates to a method of forming a low resistance wire, capable of increasing an aperture ratio by increasing a thickness of a wire using low resistance material, and improving image quality by preventing a step coverage problem and a flicker phenomenon caused by increase of the thickness of the wire and a method of manufacturing a thin film transistor using the same.The method of forming a low resistance wire according to the present invention includes: depositing an organic insulation layer on a base layer; forming a groove or an opening in the organic insulation layer by removing a part of the organic insulation layer; forming a seed layer in the groove or the opening of the organic insulation layer; and forming a wire including the seed layer and a plating layer by plating a plating material on the seed layer formed in the groove of the organic insulation layer.

Abstract translation: 本发明涉及一种形成低电阻丝的方法，其能够通过使用低电阻材料增加导线的厚度来提高孔径比，并且通过防止由于增加引起的阶梯覆盖问题和闪烁现象来提高图像质量 导线的厚度和使用其的薄膜晶体管的制造方法。根据本发明的形成低电阻丝的方法包括：在基底层上沉积有机绝缘层; 通过去除有机绝缘层的一部分在有机绝缘层中形成凹槽或开口; 在有机绝缘层的槽或开口中形成种子层; 以及通过在形成于所述有机绝缘层的沟槽中的籽晶层上镀覆电镀而形成包括种子层和镀层的线。

公开(公告)号：KR1020140028992A

公开(公告)日：2014-03-10

申请号：KR1020120096508

申请日：2012-08-31

Applicant: 에스케이하이닉스 주식회사

Inventor： 강동균

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823842 ,  H01L21/28088 ,  H01L21/823857 ,  H01L27/092 ,  H01L29/401 ,  H01L29/4966

Abstract: The technology provides a semiconductor device capable of independently adjusting a threshold voltage of an NMOS transistor and a threshold voltage of a PMOS transistor, and a method of fabricating the same. The method of fabricating a semiconductor device according to the technology includes: forming a gate insulation layer on an entire surface of a semiconductor substrate including an NMOS region and a PMOS region; forming a tungsten containing carbon on a gate insulation layer of the NMOS region; forming a tungsten nitride containing the carbon on the gate insulation layer of the PMOS region; forming a tungsten layer on the tungsten containing the carbon and the tungsten nitride containing the carbon; performing a post heat treatment for the semiconductor substrate on which the tungsten layer is formed; and forming a first gate electrode and a second gate electrode on the NMOS region and a PMOS region by etching the tungsten layer, the tungsten containing the carbon, and the tungsten nitride containing the carbon, respectively.The technology may form a dual metal gate electrode having a work function suitable for each transistor and a low resistance as a gate electrode of the NMOS transistor and the PMOS transistor by using a tungsten-containing layer that contains a material for adjusting a work function.

Abstract translation: 该技术提供了能够独立地调整NMOS晶体管的阈值电压和PMOS晶体管的阈值电压的半导体器件及其制造方法。 根据该技术的制造半导体器件的方法包括：在包括NMOS区域和PMOS区域的半导体衬底的整个表面上形成栅极绝缘层; 在所述NMOS区域的栅极绝缘层上形成含碳的碳; 在PMOS区的栅极绝缘层上形成含有碳的氮化钨; 在含有碳的钨和含有碳的氮化钨上形成钨层; 对其上形成有钨层的半导体衬底进行后热处理; 并且通过蚀刻钨层，含有碳的钨和含有碳的氮化钨，分别在NMOS区和PMOS区上形成第一栅电极和第二栅极。技术可以形成双金属栅电极 具有适用于每个晶体管的功函数和作为NMOS晶体管和PMOS晶体管的栅电极的低电阻，通过使用含有用于调节功函数的材料的含钨层。

公开(公告)号：KR1020140019212A

公开(公告)日：2014-02-14

申请号：KR1020130000244

申请日：2013-01-02

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 반달마크

IPC: H01L21/20

CPC classification number: H01L21/7806 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02491 ,  H01L21/02527 ,  H01L21/28518 ,  H01L21/324 ,  H01L29/1606 ,  H01L29/401 ,  H01L29/42384 ,  H01L29/66045 ,  H01L29/78603 ,  H01L29/78684 ,  H01L29/78696

Abstract: The present invention relates to a system and a method of manufacturing a carbon layer. The embodiment includes a step of depositing a first metal layer on a substrate having a carbon layer. A silicide is epitaxial-grown on a substrate. An epitaxial-grown silicide is to form a carbon layer on a silicide layer. In the embodiment, the carbon layer is made of graphene. A semiconductor substrate can be moved to perform an additional process for forming a channel in the graphene.

Abstract translation: 本发明涉及一种制造碳层的系统和方法。 该实施例包括在具有碳层的基底上沉积第一金属层的步骤。 在衬底上外延生长硅化物。 外延生长的硅化物是在硅化物层上形成碳层。 在本实施例中，碳层由石墨烯制成。 可以移动半导体衬底以执行用于在石墨烯中形成沟道的附加工艺。