金屬摻雜之Cu(In,Ga)(S,Se)2奈米顆粒
    3.
    发明专利
    金屬摻雜之Cu(In,Ga)(S,Se)2奈米顆粒 审中-公开
    金属掺杂之Cu(In,Ga)(S,Se)2奈米颗粒

    公开(公告)号:TW201743460A

    公开(公告)日:2017-12-16

    申请号:TW106133116

    申请日:2015-01-29

    摘要: 使用各種方法以當CIGS層沈積於光伏打裝置上時在含CIGS油墨中提供所要之摻雜金屬濃度。當該摻雜金屬係鈉時,其可藉由以下步驟併入:在Cu(In,Ga)(S,Se)2奈米顆粒之合成反應開始時,將例如乙酸鈉之鈉鹽與含銅、銦及/或鎵之試劑一起添加;合成Cu(In,Ga)(S,Se)2奈米顆粒並將鈉鹽添加至反應溶液,隨後在分離該等奈米顆粒之前溫和加熱以幫助鈉擴散;及/或,使用能夠利用其分子鏈之一端將該等Cu(In,Ga)(S,Se)2奈米顆粒封端且利用其鏈之另一端結合至鈉原子之配位子。

    简体摘要: 使用各种方法以当CIGS层沉积于光伏打设备上时在含CIGS油墨中提供所要之掺杂金属浓度。当该掺杂金属系钠时,其可借由以下步骤并入:在Cu(In,Ga)(S,Se)2奈米颗粒之合成反应开始时,将例如乙酸钠之钠盐与含铜、铟及/或镓之试剂一起添加;合成Cu(In,Ga)(S,Se)2奈米颗粒并将钠盐添加至反应溶液,随后在分离该等奈米颗粒之前温和加热以帮助钠扩散;及/或,使用能够利用其分子链之一端将该等Cu(In,Ga)(S,Se)2奈米颗粒封端且利用其链之另一端结合至钠原子之配位子。

    半導體裝置及其製造方法
    5.
    发明专利
    半導體裝置及其製造方法 审中-公开
    半导体设备及其制造方法

    公开(公告)号:TW201707052A

    公开(公告)日:2017-02-16

    申请号:TW105107825

    申请日:2016-03-14

    摘要: 一種半導體裝置包含:一基板、一緩衝層、及一裝置層。緩衝層沉積於基板上,且包括至少一氮化鎵磊晶層及沉積於氮化鎵磊晶層上的至少一插入層,其中一電子捕捉元素被摻雜入氮化鎵磊晶層的一區域,該區域係為鄰近該氮化鎵磊晶層及其上的插入層之間的一介面。裝置層則形成於緩衝層之上。藉由上述結構,氮化鎵磊晶層的電子被捕捉,而降低電子遷移率,並使得來自緩衝層漏電流被抑制,因此半導體裝置的性能也就被提升。本發明亦揭露一種製造上述半導體裝置的方法。

    简体摘要: 一种半导体设备包含:一基板、一缓冲层、及一设备层。缓冲层沉积于基板上,且包括至少一氮化镓磊晶层及沉积于氮化镓磊晶层上的至少一插入层,其中一电子捕捉元素被掺杂入氮化镓磊晶层的一区域,该区域系为邻近该氮化镓磊晶层及其上的插入层之间的一界面。设备层则形成于缓冲层之上。借由上述结构,氮化镓磊晶层的电子被捕捉,而降低电子迁移率,并使得来自缓冲层漏电流被抑制,因此半导体设备的性能也就被提升。本发明亦揭露一种制造上述半导体设备的方法。

    半導體基板及半導體基板的檢查方法
    10.
    发明专利
    半導體基板及半導體基板的檢查方法 审中-公开
    半导体基板及半导体基板的检查方法

    公开(公告)号:TW201624695A

    公开(公告)日:2016-07-01

    申请号:TW104136661

    申请日:2015-11-06

    IPC分类号: H01L29/04 H01L21/66

    摘要: 本發明之課題,係提供一種半導體基板,在Si基板上使用磊晶成長法形成第III族氮化物半導體層時,該半導體基板係滿足該第III族氮化物半導體層被要求的耐電壓等特性,而且在確保薄片電阻等物性值的面內均勻性之同時,翹曲量小。 本發明之解決手段,係提供一種半導體基板,其中,在矽基板上的氮化物結晶層係具有:反應抑制層,其係抑制矽原子與第III族原子反應;應力產生層,其係產生壓縮應力;及活性層,其係供電子元件形成;反應抑制層、應力產生層及活性層係從矽基板側依照反應抑制層、應力產生層、活性層的順序配置,應力產生層係具有:在塊狀型結晶狀態之晶格常數為a1之第1結晶層;及定位成鄰接於第1結晶層的活性層側且在塊狀型結晶狀態之晶格常數為a2(a1

    简体摘要: 本发明之课题,系提供一种半导体基板,在Si基板上使用磊晶成长法形成第III族氮化物半导体层时,该半导体基板系满足该第III族氮化物半导体层被要求的耐电压等特性,而且在确保薄片电阻等物性值的面内均匀性之同时,翘曲量小。 本发明之解决手段,系提供一种半导体基板,其中,在硅基板上的氮化物结晶层系具有:反应抑制层,其系抑制硅原子与第III族原子反应;应力产生层,其系产生压缩应力;及活性层,其系供电子组件形成;反应抑制层、应力产生层及活性层系从硅基板侧依照反应抑制层、应力产生层、活性层的顺序配置,应力产生层系具有:在块状型结晶状态之晶格常数为a1之第1结晶层;及定位成邻接于第1结晶层的活性层侧且在块状型结晶状态之晶格常数为a2(a1