-
公开(公告)号:TW201725630A
公开(公告)日:2017-07-16
申请号:TW105141025
申请日:2016-12-12
发明人: 陳奕升 , CHEN, I SHENG , 吳政憲 , WU, CHENG HSIEN , 葉致鍇 , YEH, CHIH CHIEH , 楊 育佳 , YEO, YEE-CHIA
IPC分类号: H01L21/336
CPC分类号: H01L29/1054 , H01L21/823807 , H01L21/82385 , H01L27/088 , H01L27/092 , H01L29/0673 , H01L29/165 , H01L29/42392 , H01L29/66742 , H01L29/7856 , H01L29/78696
摘要: 半導體裝置的形成方法包含提供從基底延伸的鰭,且鰭具有源極/汲極區和通道區,鰭包含第一層、第二層設置於第一層上方及第三層設置於第二層上方,透過從通道區移除第二層的至少一部分以形成間隙,第一材料形成於通道區中,以形成第一界面層部分和第二界面層部分,分別至少部分地環繞第一層和第三層,第二材料沉積於通道區中,以形成第一高介電常數介電層部分和第二高介電常數介電層部分,分別至少部分地環繞第一界面層部分和第二界面層部分,沿通道區中的第一高介電常數介電層部分和第二高介電常數介電層部分的相對側壁形成包含清除材料的金屬層。
简体摘要: 半导体设备的形成方法包含提供从基底延伸的鳍,且鳍具有源极/汲极区和信道区,鳍包含第一层、第二层设置于第一层上方及第三层设置于第二层上方,透过从信道区移除第二层的至少一部分以形成间隙,第一材料形成于信道区中,以形成第一界面层部分和第二界面层部分,分别至少部分地环绕第一层和第三层,第二材料沉积于信道区中,以形成第一高介电常数介电层部分和第二高介电常数介电层部分,分别至少部分地环绕第一界面层部分和第二界面层部分,沿信道区中的第一高介电常数介电层部分和第二高介电常数介电层部分的相对侧壁形成包含清除材料的金属层。
-
公开(公告)号:TW201714314A
公开(公告)日:2017-04-16
申请号:TW105119970
申请日:2014-11-12
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 史泰格渥德 約瑟夫 , STEIGERWALD, JOSEPH M. , 甘尼 塔何 , GHANI, TAHIR , 胡瑞珍 , HU, JENNY , 波斯特 伊恩 , POST, IAN R.
IPC分类号: H01L29/788 , H01L21/28
CPC分类号: H01L29/7831 , H01L21/28114 , H01L21/823431 , H01L21/82345 , H01L21/823456 , H01L27/0886 , H01L29/42372 , H01L29/42376 , H01L29/4908 , H01L29/4958 , H01L29/4966 , H01L29/517 , H01L29/66484 , H01L29/66772 , H01L29/66795 , H01L29/7855 , H01L29/7856 , H01L29/78645
摘要: 本發明之實施例描述多臨限電壓裝置及相關的技術和組態。於一實施例中,一種元件包括半導體基底、配置於該半導體基底上之通道體、與該通道體耦合而具有第一厚度之第一閘極電極及與該通道體耦合而具有第二厚度之第二閘極電極,其中該第一厚度係大於該第二厚度。其他實施例被描述及/或主張權利。
简体摘要: 本发明之实施例描述多临限电压设备及相关的技术和组态。于一实施例中,一种组件包括半导体基底、配置于该半导体基底上之信道体、与该信道体耦合而具有第一厚度之第一闸极电极及与该信道体耦合而具有第二厚度之第二闸极电极,其中该第一厚度系大于该第二厚度。其他实施例被描述及/或主张权利。
-
公开(公告)号:TWI497722B
公开(公告)日:2015-08-21
申请号:TW102135538
申请日:2013-10-01
发明人: 黃泰鈞 , HUANG, TAICHUN , 彭治棠 , PENG, CHIHTANG , 張家維 , CHANG, CHIAWEI , 游明華 , YU, MINGHUA , 連浩明 , LIEN, HAOMING , 陳昭成 , CHEN, CHAOCHENG , 李資良 , LEE, TZELIANG
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/66795 , H01L21/30604 , H01L21/308 , H01L21/76289 , H01L21/764 , H01L21/845 , H01L27/0886 , H01L29/0649 , H01L29/42392 , H01L29/785 , H01L29/7856
-
公开(公告)号:TW201532286A
公开(公告)日:2015-08-16
申请号:TW103139211
申请日:2014-11-12
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 史泰格渥德 約瑟夫 , STEIGERWALD, JOSEPH M. , 甘尼 塔何 , GHANI, TAHIR , 胡瑞珍 , HU, JENNY , 波斯特 伊恩 , POST, IAN R.
IPC分类号: H01L29/788 , H01L21/28
CPC分类号: H01L29/7831 , H01L21/28114 , H01L21/823431 , H01L21/82345 , H01L21/823456 , H01L27/0886 , H01L29/42372 , H01L29/42376 , H01L29/4908 , H01L29/4958 , H01L29/4966 , H01L29/517 , H01L29/66484 , H01L29/66772 , H01L29/66795 , H01L29/7855 , H01L29/7856 , H01L29/78645
摘要: 本發明之實施例描述多臨限電壓裝置及相關的技術和組態。於一實施例中,一種設備包括半導體基底、配置於該半導體基底上之通道體、與該通道體耦合而具有第一厚度之第一閘極電極及與該通道體耦合而具有第二厚度之第二閘極電極,其中該第一厚度係大於該第二厚度。其他實施例被描述及/或主張權利。
简体摘要: 本发明之实施例描述多临限电压设备及相关的技术和组态。于一实施例中,一种设备包括半导体基底、配置于该半导体基底上之信道体、与该信道体耦合而具有第一厚度之第一闸极电极及与该信道体耦合而具有第二厚度之第二闸极电极,其中该第一厚度系大于该第二厚度。其他实施例被描述及/或主张权利。
-
公开(公告)号:TWI476918B
公开(公告)日:2015-03-11
申请号:TW099111648
申请日:2010-04-14
发明人: 張 約瑟芬B , CHANG, JOSEPHINE B. , 張禮蘭 , CHANG, LELAND , 孟 蕾妮T , MO, RENEE T. , 那拉顏南 米捷 , NARAYANAN, VIJAY , 史萊特 傑弗瑞W , SLEIGHT, JEFFREY W.
IPC分类号: H01L29/78 , H01L21/28 , H01L21/336
CPC分类号: H01L29/7856 , H01L29/66795
-
公开(公告)号:TW201436217A
公开(公告)日:2014-09-16
申请号:TW102135538
申请日:2013-10-01
发明人: 黃泰鈞 , HUANG, TAICHUN , 彭治棠 , PENG, CHIHTANG , 張家維 , CHANG, CHIAWEI , 游明華 , YU, MINGHUA , 連浩明 , LIEN, HAOMING , 陳昭成 , CHEN, CHAOCHENG , 李資良 , LEE, TZELIANG
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/66795 , H01L21/30604 , H01L21/308 , H01L21/76289 , H01L21/764 , H01L21/845 , H01L27/0886 , H01L29/0649 , H01L29/42392 , H01L29/785 , H01L29/7856
摘要: 一積體電路裝置包括一半導體基板,及一半導體帶延伸至該半導體基板中。一第一及一第二介電區域位於該半導體帶相對的二側,且與該半導體帶連接。每一該第一介電區域及該第二介電區域包括一第一部分與該半導體帶高度齊平,以及一第二部分低於該半導體帶。該第二部分更包括一部分與該半導體帶重疊。
简体摘要: 一集成电路设备包括一半导体基板,及一半导体带延伸至该半导体基板中。一第一及一第二介电区域位于该半导体带相对的二侧,且与该半导体带连接。每一该第一介电区域及该第二介电区域包括一第一部分与该半导体带高度齐平,以及一第二部分低于该半导体带。该第二部分更包括一部分与该半导体带重叠。
-
公开(公告)号:TWI434415B
公开(公告)日:2014-04-11
申请号:TW097132892
申请日:2008-08-28
发明人: 金成玟 , KIM, SUNG MIN , 金旻相 , KIM, MIN SANG , 李志明 , LEE, JI MYOUNG , 金洞院 , KIM, DONG WON
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/7856 , H01L29/4925 , H01L29/4958 , H01L29/66795
-
28.形成一直立閘極半導體裝置之方法及其結構 METHOD OF FORMING A VERTICAL DOUBLE GATE SEMICONDUCTOR DEVICE AND STRCTURE THEREOF 审中-公开
简体标题: 形成一直立闸极半导体设备之方法及其结构 METHOD OF FORMING A VERTICAL DOUBLE GATE SEMICONDUCTOR DEVICE AND STRCTURE THEREOF公开(公告)号:TW200402809A
公开(公告)日:2004-02-16
申请号:TW092102859
申请日:2003-02-12
申请人: 摩托羅拉公司 MOTOROLA INC.
IPC分类号: H01L
CPC分类号: H01L29/785 , H01L29/66795 , H01L29/7856
摘要: 本發明揭示一種直立閘極半導體裝置(10),其具有各自獨立且不連續的閘極區域(62、64)。該等獨立閘極區域可利用如下方法形成:沈積一閘極材料(28),以及各向異性蝕刻、拋光或回蝕該閘極材料,以在該直立閘極半導體裝置之任一面上形成各自獨立之閘極區域。在可能相互絕緣或導電之各獨立閘極區域上形成一(66)或兩個(68、70)接觸點。若各獨立閘極區域由多晶矽組成,則需要摻雜。在一項具體實施例中,摻雜的各獨立閘極區域具有相同的導電率。在另一項具體實施例中,藉由一獨立閘極區域n型摻雜,而另一獨立閘極區域p型摻雜而形成一不對稱之半導體裝置。
简体摘要: 本发明揭示一种直立闸极半导体设备(10),其具有各自独立且不连续的闸极区域(62、64)。该等独立闸极区域可利用如下方法形成:沉积一闸极材料(28),以及各向异性蚀刻、抛光或回蚀该闸极材料,以在该直立闸极半导体设备之任一面上形成各自独立之闸极区域。在可能相互绝缘或导电之各独立闸极区域上形成一(66)或两个(68、70)接触点。若各独立闸极区域由多晶硅组成,则需要掺杂。在一项具体实施例中,掺杂的各独立闸极区域具有相同的导电率。在另一项具体实施例中,借由一独立闸极区域n型掺杂,而另一独立闸极区域p型掺杂而形成一不对称之半导体设备。
-
公开(公告)号:TWI594402B
公开(公告)日:2017-08-01
申请号:TW105107025
申请日:2016-03-08
发明人: 蘇 堅昇 , SU, CHIEN-SHENG , 楊正威 , YANG, JENG WEI , 吳滿堂 , WU, MAN TANG , 陳俊明 , CHEN, CHUN MING , 陳曉萬 , TRAN, HIEU VAN , 杜 恩漢 , DO, NHAN
IPC分类号: H01L27/115 , H01L21/28 , H01L29/423 , H01L29/66 , H01L29/78
CPC分类号: H01L27/11521 , H01L21/28273 , H01L27/1052 , H01L27/11551 , H01L29/0847 , H01L29/42328 , H01L29/66795 , H01L29/66818 , H01L29/66825 , H01L29/785 , H01L29/7856 , H01L29/7881
-
公开(公告)号:TW201721726A
公开(公告)日:2017-06-16
申请号:TW105129155
申请日:2016-09-08
发明人: 蕭宇廷 , HSIAO, YU TING , 吳政達 , WU, CHENG TA , 譚倫光 , TAN, LUN KUANG , 嚴亮宇 , YEN, LIANG YU , 王廷君 , WANG, TING CHUN , 吳宗翰 , WU, TSUNG HAN , 游偉明 , YOU, WEI MING
IPC分类号: H01L21/28 , H01L21/3215 , H01L29/06 , H01L29/66 , H01L29/78
CPC分类号: H01L29/7856 , H01L21/3215 , H01L23/535 , H01L29/41791 , H01L29/42376 , H01L29/66545 , H01L29/66795 , H01L29/7851
摘要: 一種形成閘極的方法,包含:形成虛擬閘極;形成層間介電(ILD)側向鄰接虛擬閘極;摻入摻質至虛擬閘極及層間介電內,其中虛擬閘極的表面摻質濃度低於層間介電的表面摻質濃度;在摻入摻質至虛擬閘極及層間介電內之後,移除虛擬閘極,以形成空穴;以及形成閘極於空穴內。
简体摘要: 一种形成闸极的方法,包含:形成虚拟闸极;形成层间介电(ILD)侧向邻接虚拟闸极;掺入掺质至虚拟闸极及层间介电内,其中虚拟闸极的表面掺质浓度低于层间介电的表面掺质浓度;在掺入掺质至虚拟闸极及层间介电内之后,移除虚拟闸极,以形成空穴;以及形成闸极于空穴内。
-
-
-
-
-
-
-
-
-