半導體裝置的形成方法
    21.
    发明专利
    半導體裝置的形成方法 审中-公开
    半导体设备的形成方法

    公开(公告)号:TW201725630A

    公开(公告)日:2017-07-16

    申请号:TW105141025

    申请日:2016-12-12

    IPC分类号: H01L21/336

    摘要: 半導體裝置的形成方法包含提供從基底延伸的鰭,且鰭具有源極/汲極區和通道區,鰭包含第一層、第二層設置於第一層上方及第三層設置於第二層上方,透過從通道區移除第二層的至少一部分以形成間隙,第一材料形成於通道區中,以形成第一界面層部分和第二界面層部分,分別至少部分地環繞第一層和第三層,第二材料沉積於通道區中,以形成第一高介電常數介電層部分和第二高介電常數介電層部分,分別至少部分地環繞第一界面層部分和第二界面層部分,沿通道區中的第一高介電常數介電層部分和第二高介電常數介電層部分的相對側壁形成包含清除材料的金屬層。

    简体摘要: 半导体设备的形成方法包含提供从基底延伸的鳍,且鳍具有源极/汲极区和信道区,鳍包含第一层、第二层设置于第一层上方及第三层设置于第二层上方,透过从信道区移除第二层的至少一部分以形成间隙,第一材料形成于信道区中,以形成第一界面层部分和第二界面层部分,分别至少部分地环绕第一层和第三层,第二材料沉积于信道区中,以形成第一高介电常数介电层部分和第二高介电常数介电层部分,分别至少部分地环绕第一界面层部分和第二界面层部分,沿信道区中的第一高介电常数介电层部分和第二高介电常数介电层部分的相对侧壁形成包含清除材料的金属层。

    形成一直立閘極半導體裝置之方法及其結構 METHOD OF FORMING A VERTICAL DOUBLE GATE SEMICONDUCTOR DEVICE AND STRCTURE THEREOF
    28.
    发明专利
    形成一直立閘極半導體裝置之方法及其結構 METHOD OF FORMING A VERTICAL DOUBLE GATE SEMICONDUCTOR DEVICE AND STRCTURE THEREOF 审中-公开
    形成一直立闸极半导体设备之方法及其结构 METHOD OF FORMING A VERTICAL DOUBLE GATE SEMICONDUCTOR DEVICE AND STRCTURE THEREOF

    公开(公告)号:TW200402809A

    公开(公告)日:2004-02-16

    申请号:TW092102859

    申请日:2003-02-12

    IPC分类号: H01L

    摘要: 本發明揭示一種直立閘極半導體裝置(10),其具有各自獨立且不連續的閘極區域(62、64)。該等獨立閘極區域可利用如下方法形成:沈積一閘極材料(28),以及各向異性蝕刻、拋光或回蝕該閘極材料,以在該直立閘極半導體裝置之任一面上形成各自獨立之閘極區域。在可能相互絕緣或導電之各獨立閘極區域上形成一(66)或兩個(68、70)接觸點。若各獨立閘極區域由多晶矽組成,則需要摻雜。在一項具體實施例中,摻雜的各獨立閘極區域具有相同的導電率。在另一項具體實施例中,藉由一獨立閘極區域n型摻雜,而另一獨立閘極區域p型摻雜而形成一不對稱之半導體裝置。

    简体摘要: 本发明揭示一种直立闸极半导体设备(10),其具有各自独立且不连续的闸极区域(62、64)。该等独立闸极区域可利用如下方法形成:沉积一闸极材料(28),以及各向异性蚀刻、抛光或回蚀该闸极材料,以在该直立闸极半导体设备之任一面上形成各自独立之闸极区域。在可能相互绝缘或导电之各独立闸极区域上形成一(66)或两个(68、70)接触点。若各独立闸极区域由多晶硅组成,则需要掺杂。在一项具体实施例中,掺杂的各独立闸极区域具有相同的导电率。在另一项具体实施例中,借由一独立闸极区域n型掺杂,而另一独立闸极区域p型掺杂而形成一不对称之半导体设备。