-
公开(公告)号：TW201539723A
公开(公告)日：2015-10-16
申请号：TW103146200
申请日：2014-12-30
Inventor： 吳常明 , WU, CHANG MING , 吳偉成 , WU, WEI CHENG , 劉世昌 , LIU, SHIH CHANG , 莊 學理 , CHUANG, HARRY-HAK-LAY , 蔡嘉雄 , TSAI, CHIA SHIUNG
IPC: H01L27/115 , H01L29/788 , H01L29/423 , H01L21/28
CPC classification number: H01L29/42344 , H01L21/28273 , H01L21/28282 , H01L27/11521 , H01L27/11568 , H01L27/1157 , H01L29/42324 , H01L29/42348 , H01L29/518 , H01L29/6653 , H01L29/66825 , H01L29/66833 , H01L29/792
Abstract: 本揭露係有關於一種分離式閘極記憶體元件以及其製造方法，其比起傳統基線製程(traditional baseline processes)需要較少的製程步驟。字元閘極(word gate)/選擇閘極(select gate；SG)對被形成於一犧牲間隔周圍。所得到的SG結構具有一可分辨的非平面的頂表面。覆蓋選擇閘極的間隔層也依循SG頂表面的形狀。一介電質設置於閘極間介電層(inter-gate dielectric layer)上方，且配置於每一個記憶體閘極和選擇閘極的相鄰側壁之間以提供他們之間的隔離。
Abstract in simplified Chinese: 本揭露系有关于一种分离式闸极内存组件以及其制造方法，其比起传统基线制程(traditional baseline processes)需要较少的制程步骤。字符闸极(word gate)/选择闸极(select gate；SG)对被形成于一牺牲间隔周围。所得到的SG结构具有一可分辨的非平面的顶表面。覆盖选择闸极的间隔层也依循SG顶表面的形状。一介电质设置于闸极间介电层(inter-gate dielectric layer)上方，且配置于每一个内存闸极和选择闸极的相邻侧壁之间以提供他们之间的隔离。
-
公开(公告)号：TWI503991B
公开(公告)日：2015-10-11
申请号：TW102137076
申请日：2013-10-15
Inventor： 莊學理 , CHUANG, HARRY HAK-LAY , 陳柏年 , CHEN, PO NIEN , 吳偉成 , WU, WEI CHENG , 楊寶如 , YOUNG, BAO RU
IPC: H01L29/786 , H01L21/265
CPC classification number: H01L29/66681 , H01L21/26506 , H01L21/823807 , H01L29/1054 , H01L29/66545 , H01L29/6659 , H01L29/7816 , H01L29/7833
-
公开(公告)号：TW201532253A
公开(公告)日：2015-08-16
申请号：TW103145757
申请日：2014-12-26
Inventor： 莊學理 , CHUANG, HARRY HAKLAY , 吳偉成 , WU, WEICHENG
IPC: H01L27/12 , H01L29/786
CPC classification number: H01L27/088 , H01L21/02529 , H01L21/02532 , H01L21/26513 , H01L21/2652 , H01L21/266 , H01L21/823412 , H01L21/823418 , H01L21/823462 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/51 , H01L29/66636 , H01L29/78 , H01L29/7848
Abstract: 一種半導體裝置包含一半導體基板以及第一與第二電晶體設置在該半導體基板之上。第一與第二電晶體皆為p型電晶體或第一與第二電晶體皆為n型電晶體。該第一與第二電晶體具有相同標稱工作電壓。該第一電晶體具有一臨界電壓高於該第二電晶體。該第二電晶體具有至少一個源極區域或一汲極區域具有高於該第一電晶體之至少一個源極區域或一汲極區域的電荷載子遷移率。
Abstract in simplified Chinese: 一种半导体设备包含一半导体基板以及第一与第二晶体管设置在该半导体基板之上。第一与第二晶体管皆为p型晶体管或第一与第二晶体管皆为n型晶体管。该第一与第二晶体管具有相同标称工作电压。该第一晶体管具有一临界电压高于该第二晶体管。该第二晶体管具有至少一个源极区域或一汲极区域具有高于该第一晶体管之至少一个源极区域或一汲极区域的电荷载子迁移率。
-
公开(公告)号：TW201436238A
公开(公告)日：2014-09-16
申请号：TW103105783
申请日：2014-02-21
Inventor： 莊 學理 , CHUANG, HARRY-HAK-LAY , 楊寶如 , YOUNG, BAO RU , 吳偉成 , WU, WEI CHENG , 許夢舫 , HSU, MENG FANG , 張宮賓 , CHANG, KONG PIN , 梁家銘 , LIANG, CHIA MING
CPC classification number: H01L21/76 , H01L21/26533 , H01L21/2658 , H01L21/76224 , H01L29/1054 , H01L29/66651 , H01L29/7834
Abstract: 一種半導體裝置之製造方法，包括接收一矽基板，其具有位於基板上的一隔離特徵部件及鄰接隔離特徵部件之一井，其中井包括一第一摻雜物。上述方法亦包括蝕刻出一凹部以移除井的一部分，並於凹部中磊晶成長一磊晶層以形成一通道，其中通道包括一第二摻雜物。上述方法亦包括形成一阻障層，其位於井與磊晶層之間，阻障層包括碳化矽或氧化矽中至少一者。阻障層可在形成通道之前或之後形成。上述方法更包括於通道上形成一閘極電極，以及於井中形成一源極及一汲極。
Abstract in simplified Chinese: 一种半导体设备之制造方法，包括接收一硅基板，其具有位于基板上的一隔离特征部件及邻接隔离特征部件之一井，其中井包括一第一掺杂物。上述方法亦包括蚀刻出一凹部以移除井的一部分，并于凹部中磊晶成长一磊晶层以形成一信道，其中信道包括一第二掺杂物。上述方法亦包括形成一阻障层，其位于井与磊晶层之间，阻障层包括碳化硅或氧化硅中至少一者。阻障层可在形成信道之前或之后形成。上述方法更包括于信道上形成一闸极电极，以及于井中形成一源极及一汲极。
-
公开(公告)号：TW201415641A
公开(公告)日：2014-04-16
申请号：TW102137076
申请日：2013-10-15
Inventor： 莊學理 , CHUANG, HARRY HAK-LAY , 陳柏年 , CHEN, PO NIEN , 吳偉成 , WU, WEI CHENG , 楊寶如 , YOUNG, BAO RU
IPC: H01L29/786 , H01L21/265
CPC classification number: H01L29/66681 , H01L21/26506 , H01L21/823807 , H01L29/1054 , H01L29/66545 , H01L29/6659 , H01L29/7816 , H01L29/7833
Abstract: 本發明一實施例提供p型場效電晶體結構的形成方法，包括形成遮罩層於半導體基板上，且遮罩層具有開口露出半導體基板的半導體區；經由遮罩層的開口對半導體基板進行n型摻質的離子佈植，以形成n型井於半導體區中；以及經由遮罩層的開口對半導體基板進行鍺通道佈植，以形成鍺通道佈植區於n型井中。
Abstract in simplified Chinese: 本发明一实施例提供p型场效应管结构的形成方法，包括形成遮罩层于半导体基板上，且遮罩层具有开口露出半导体基板的半导体区；经由遮罩层的开口对半导体基板进行n型掺质的离子布植，以形成n型井于半导体区中；以及经由遮罩层的开口对半导体基板进行锗信道布植，以形成锗信道布植区于n型井中。
-
Patent Agency Ranking
公开(公告)号：TW201312660A
公开(公告)日：2013-03-16
申请号：TW101128181
申请日：2012-08-06
Inventor： 莊學理 , CHUANG, HARRY HAK-LAY , 鍾昇鎮 , CHUNG, SHENG CHEN , 吳偉成 , WU, WEI CHENG , 楊寶如 , YOUNG, BAO RU , 林煥哲 , LIN, HUAN JUST , 李再春 , LI, TSAI CHUN
IPC: H01L21/336 , H01L29/78 , H01L27/04
CPC classification number: H01L29/78 , H01L21/28114 , H01L21/76805 , H01L21/76816 , H01L21/823842 , H01L29/41775 , H01L29/42376 , H01L29/4966 , H01L29/665 , H01L29/6653 , H01L29/66545 , H01L29/6656 , H01L29/6659 , H01L29/7833 , H01L2924/0002 , H01L2924/00
Abstract: 本發明提供之積體電路的形成方法，包括提供具有高介電常數之介電層於其上的基板，與提供多晶矽閘極結構於高介電常數之介電層上。接著進行摻雜製程於緊鄰多晶矽閘極結構的基板上，再將多晶矽閘極結構移除並置換為金屬閘極結構。將層間介電層沉積於金屬閘極結構與摻雜後之基板上，再乾蝕刻以形成溝槽於層間介電層中且露出金屬閘極結構之上表面。在乾蝕刻製程後進行濕蝕刻製程，以形成底切緊鄰金屬閘極結構之上表面。接著將導電材料填入溝槽與底切。
Abstract in simplified Chinese: 本发明提供之集成电路的形成方法，包括提供具有高介电常数之介电层于其上的基板，与提供多晶硅闸极结构于高介电常数之介电层上。接着进行掺杂制程于紧邻多晶硅闸极结构的基板上，再将多晶硅闸极结构移除并置换为金属闸极结构。将层间介电层沉积于金属闸极结构与掺杂后之基板上，再干蚀刻以形成沟槽于层间介电层中且露出金属闸极结构之上表面。在干蚀刻制程后进行湿蚀刻制程，以形成底切紧邻金属闸极结构之上表面。接着将导电材料填入沟槽与底切。
-
公开(公告)号：TWI688778B
公开(公告)日：2020-03-21
申请号：TW107113750
申请日：2018-04-23
Inventor： 邱德馨 , CHIU, TE-HSIN , 林孟漢 , LIN, MENG-HAN , 吳偉成 , WU, WEI-CHENG
-
公开(公告)号：TWI686928B
公开(公告)日：2020-03-01
申请号：TW107144942
申请日：2018-12-13
Inventor： 林孟漢 , LIN, MENG-HAN , 謝智仁 , HSIEH, CHIH-REN , 吳偉成 , WU, WEI-CHENG , 黃志斌 , HUANG, CHIH-PIN
IPC: H01L27/108
-
公开(公告)号：TWI674663B
公开(公告)日：2019-10-11
申请号：TW107125860
申请日：2018-07-26
Inventor： 吳偉成 , WU, WEI-CHENG , 張健宏 , CHANG, CHIEN-HUNG
IPC: H01L27/115 , H01L23/528 , H01L23/522
-
公开(公告)号：TWI630705B
公开(公告)日：2018-07-21
申请号：TW105138167
申请日：2016-11-22
Inventor： 吳偉成 , WU, WEI-CHENG , 連瑞宗 , LIEN, JUI-TSUNG
IPC: H01L27/115
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.031 seconds)
