積體電路結構及其形成方法
    4.
    发明专利
    積體電路結構及其形成方法 审中-公开
    集成电路结构及其形成方法

    公开(公告)号:TW201508923A

    公开(公告)日:2015-03-01

    申请号:TW103100915

    申请日:2014-01-10

    Abstract: 本發明提供一種積體電路結構,包含一半導體基板;一閘極堆疊配置於該半導體基板之上;一開口延伸至該半導體基板中,其中該開口與該閘極堆疊相鄰;一第一矽鍺區域位於該開口中,其中該第一矽鍺區域具有一第一鍺濃度百分比;一第二矽鍺區域位於該第一矽鍺區域之上,其中該第二矽鍺區域具有一第二鍺濃度百分比,且該第二鍺濃度百分比高於該第一鍺濃度百分比;以及,一第三矽鍺區域位於該第二矽鍺區域之上,其中該第三矽鍺區域具有一第三鍺濃度百分比,且該第三鍺濃度百分比低於該第二鍺濃度百分比。

    Abstract in simplified Chinese: 本发明提供一种集成电路结构,包含一半导体基板;一闸极堆栈配置于该半导体基板之上;一开口延伸至该半导体基板中,其中该开口与该闸极堆栈相邻;一第一硅锗区域位于该开口中,其中该第一硅锗区域具有一第一锗浓度百分比;一第二硅锗区域位于该第一硅锗区域之上,其中该第二硅锗区域具有一第二锗浓度百分比,且该第二锗浓度百分比高于该第一锗浓度百分比;以及,一第三硅锗区域位于该第二硅锗区域之上,其中该第三硅锗区域具有一第三锗浓度百分比,且该第三锗浓度百分比低于该第二锗浓度百分比。

Patent Agency Ranking