-
公开(公告)号：TWI697087B
公开(公告)日：2020-06-21
申请号：TW108113505
申请日：2019-04-18
发明人： 黃英叡 , HUANG, YING-JUI , 梁孝仲 , LIANG, HSIAO-CHUNG , 黃見翎 , HWANG, CHIEN-LING
IPC分类号： H01L23/488
-
公开(公告)号：TW201742209A
公开(公告)日：2017-12-01
申请号：TW105137580
申请日：2016-11-17
发明人： 張智浩 , CHANG, CHIH-HAO , 廖信宏 , LIAO, HSIN-HUNG , 蔡豪益 , TSAI, HAO-YI , 黃見翎 , HWANG, CHIEN-LING , 張緯森 , CHANG, WEI-SEN , 江宗憲 , CHIANG, TSUNG-HSIEN , 郭庭豪 , KUO, TIN-HAO
CPC分类号： H01L23/5389 , H01L21/486 , H01L21/56 , H01L21/568 , H01L21/6835 , H01L21/76885 , H01L23/3128 , H01L23/49811 , H01L23/5383 , H01L23/5384 , H01L23/5386 , H01L24/19 , H01L24/20 , H01L25/105 , H01L2221/68345 , H01L2221/68359 , H01L2224/04105 , H01L2224/12105 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/73267 , H01L2225/0651 , H01L2225/06568 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/14 , H01L2924/15313 , H01L2924/18162 , H01L2924/00012 , H01L2224/32225 , H01L2924/00014
摘要： 一種積體扇出型封裝的製造方法包括下列步驟。將多個導電柱體放置在基板的多個開孔中。提供具有黏著層在其上的載板。將開孔中的導電柱體貼附至黏著層上，以使站立狀態的導電柱體被轉移到載板上。將積體電路組件設置在具有導電柱體貼附在其上的黏著層上。形成絕緣包封體以包覆積體電路組件以及導電柱體。在絕緣包封體、積體電路組件以及導電柱體上形成重佈線路結構，重佈線路結構與積體電路組件以及導電柱體電性連接。移除載板。移除至少部分的黏著層以將導電柱體的表面暴露。在導電柱體被暴露的表面上形成多個導電端子。
简体摘要： 一种积体扇出型封装的制造方法包括下列步骤。将多个导电柱体放置在基板的多个开孔中。提供具有黏着层在其上的载板。将开孔中的导电柱体贴附至黏着层上，以使站立状态的导电柱体被转移到载板上。将集成电路组件设置在具有导电柱体贴附在其上的黏着层上。形成绝缘包封体以包覆集成电路组件以及导电柱体。在绝缘包封体、集成电路组件以及导电柱体上形成重布线路结构，重布线路结构与集成电路组件以及导电柱体电性连接。移除载板。移除至少部分的黏着层以将导电柱体的表面暴露。在导电柱体被暴露的表面上形成多个导电端子。
-
公开(公告)号：TW201921526A
公开(公告)日：2019-06-01
申请号：TW107134220
申请日：2018-09-28
发明人： 黃英叡 , HUANG, YING-JUI , 謝靜華 , HSIEH, CHING-HUA , 余振華 , YU, CHEN-HUA , 劉重希 , LIU, CHUNG-SHI , 林志偉 , LIN, CHIH-WEI , 黃見翎 , HWANG, CHIEN-LING
摘要： 一種方法包括將第一封裝組件以及第二封裝組件置放在載體上。第一封裝組件的第一導電柱以及第二封裝組件的第二導電柱面向載體。所述方法更包括將第一封裝組件以及第二封裝組件包封在包封材料中，將第一封裝組件以及第二封裝組件自載體剝離，平坦化第一導電柱、第二導電柱以及包封材料，以及形成重佈線以電耦接至第一導電柱以及第二導電柱。
简体摘要： 一种方法包括将第一封装组件以及第二封装组件置放在载体上。第一封装组件的第一导电柱以及第二封装组件的第二导电柱面向载体。所述方法更包括将第一封装组件以及第二封装组件包封在包封材料中，将第一封装组件以及第二封装组件自载体剥离，平坦化第一导电柱、第二导电柱以及包封材料，以及形成重布线以电耦接至第一导电柱以及第二导电柱。
-
公开(公告)号：TW201804575A
公开(公告)日：2018-02-01
申请号：TW105132986
申请日：2016-10-13
发明人： 黃見翎 , HWANG, CHIEN-LING , 謝靜華 , HSIEH, CHING-HUA , 廖信宏 , LIAO, HSIN-HUNG , 黃英叡 , HUANG, YING-JUI
CPC分类号： H01L23/49805 , H01L21/4846 , H01L21/486 , H01L21/6835 , H01L23/49827 , H01L24/02 , H01L24/13 , H01L24/16 , H01L24/73 , H01L2021/60022 , H01L2221/68359 , H01L2224/02379 , H01L2224/024 , H01L2224/1301 , H01L2224/16235 , H01L2224/73253
摘要： 一種整合扇出型封裝包括晶粒、第一重配置線路結構、第二重配置線路結構、多個焊點、多個導電柱以及絕緣包封體。第一重配置線路結構與第二重配置線路結構分別形成在所述晶粒的背面與主動表面上，以將所述晶粒夾在其中。焊點形成在所述晶粒旁且與所述第一重配置線路結構連接。導電柱分別形成在所述焊點上且與所述第二重配置線路結構連接，並藉由所述焊點與所述第一重配置線路結構連接。絕緣包封體包封所述晶粒的多個側壁、所述導電柱的多個側壁以及所述焊點的多個側壁。本發明實施例亦提供一種整合扇出型封裝的製造。
简体摘要： 一种集成扇出型封装包括晶粒、第一重配置线路结构、第二重配置线路结构、多个焊点、多个导电柱以及绝缘包封体。第一重配置线路结构与第二重配置线路结构分别形成在所述晶粒的背面与主动表面上，以将所述晶粒夹在其中。焊点形成在所述晶粒旁且与所述第一重配置线路结构连接。导电柱分别形成在所述焊点上且与所述第二重配置线路结构连接，并借由所述焊点与所述第一重配置线路结构连接。绝缘包封体包封所述晶粒的多个侧壁、所述导电柱的多个侧壁以及所述焊点的多个侧壁。本发明实施例亦提供一种集成扇出型封装的制造。
-
公开(公告)号：TWI699858B
公开(公告)日：2020-07-21
申请号：TW108113761
申请日：2019-04-19
发明人： 余振華 , YU, CHEN-HUA , 謝靜華 , HSIEH, CHING-HUA , 董 志航 , TUNG, CHIH-HANG , 邵棟樑 , SHAO, TUNG-LIANG , 黃英叡 , HUANG, YING-JUI , 黃見翎 , HWANG, CHIEN-LING , 楊素純 , YANG, SU-CHUN , 蕭義理 , HSIAO, YI-LI
-
公开(公告)号：TW202008549A
公开(公告)日：2020-02-16
申请号：TW108127105
申请日：2019-07-31
发明人： 李佩璇 , LEE, PEI-HSUAN , 謝靜華 , HSIEH, CHING-HUA , 黃見翎 , HWANG, CHIEN-LING , 邱于庭 , CHIU, YU-TING , 郭瑞昌 , KUO, JUI-CHANG
IPC分类号： H01L23/58
摘要： 提供一種電子裝置及其製造方法。所述電子裝置包括晶片封裝、設置在晶片封裝上的核心介電層、以及設置在與晶片封裝相對的核心介電層上的天線圖案。晶片封裝包括半導體晶片、密封半導體晶片的絕緣密封體、以及電性耦合到半導體晶片的重佈線結構。重佈線結構包括位在晶片封裝的最外側處的第一電路圖案以及設置在第一電路圖案與絕緣密封體之間的圖案化介電層。核心介電層接觸第一電路圖案。核心介電層與圖案化介電層具有不同的材料。天線圖案電性耦合到晶片封裝。
简体摘要： 提供一种电子设备及其制造方法。所述电子设备包括芯片封装、设置在芯片封装上的内核介电层、以及设置在与芯片封装相对的内核介电层上的天线图案。芯片封装包括半导体芯片、密封半导体芯片的绝缘密封体、以及电性耦合到半导体芯片的重布线结构。重布线结构包括位在芯片封装的最外侧处的第一电路图案以及设置在第一电路图案与绝缘密封体之间的图案化介电层。内核介电层接触第一电路图案。内核介电层与图案化介电层具有不同的材料。天线图案电性耦合到芯片封装。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.019 秒)
