公开(公告)号：TWI675499B

公开(公告)日：2019-10-21

申请号：TW106116028

申请日：2017-05-16

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 羅素 諾埃爾 ,  RUSSELL, NOEL ,  史密斯 傑佛瑞 ,  SMITH, JEFFREY

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/12 ,  G11C11/16

公开(公告)号：TW201818476A

公开(公告)日：2018-05-16

申请号：TW106126833

申请日：2017-08-09

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 泰伯利 坎達巴拉 ,  TAPILY, KANDABARA ,  史密斯 傑佛瑞 ,  SMITH, JEFFREY ,  莫漢蒂 尼哈爾 ,  MOHANTY, NIHAR ,  德維利耶 安東 ,  DEVILLIERS, ANTON

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/10 ,  H01L29/66 ,  H01L29/78

Abstract: 一種具有通道及耦合至該通道之源極-汲極之半導體裝置的形成方法。此方法包含蝕刻一通道區域俾使該通道區域的一端在圍繞該通道區域的一閘極結構內形成一凹陷部。形成一延伸區域與該通道區域接觸並至少部分填滿該凹陷部。該延伸區域的一延伸材料所具有的一組成係不同於該通道區域之一通道材料的一組成俾以在該通道區域中產生一應變。一源極-汲極區域係與該延伸區域接觸並與該閘極結構相鄰。

Abstract in simplified Chinese: 一种具有信道及耦合至该信道之源极-汲极之半导体设备的形成方法。此方法包含蚀刻一信道区域俾使该信道区域的一端在围绕该信道区域的一闸极结构内形成一凹陷部。形成一延伸区域与该信道区域接触并至少部分填满该凹陷部。该延伸区域的一延伸材料所具有的一组成系不同于该信道区域之一信道材料的一组成俾以在该信道区域中产生一应变。一源极-汲极区域系与该延伸区域接触并与该闸极结构相邻。

公开(公告)号：TW201813055A

公开(公告)日：2018-04-01

申请号：TW106124085

申请日：2017-07-19

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 史密斯 傑佛瑞 ,  SMITH, JEFFREY ,  德維利耶 安東 ,  DEVILLIERS, ANTON

IPC: H01L27/11 ,  H01L27/10 ,  H01L27/088 ,  H01L27/105 ,  G11C17/14 ,  G11C11/34

CPC classification number: H01L27/1104 ,  H01L21/823807 ,  H01L27/0688 ,  H01L27/092 ,  H01L27/11 ,  H01L27/1108

Abstract: 三維(3-D)積體電路(IC)包含具有基板表面的基板。第一半導體元件具有第一電接觸部且係在第一平面上形成於表面的第一區域中，該第一平面係實質上平行於基板表面半導體元件。包含第二電接觸部的第二半導體元件係在第二平面上形成於表面的第二區域，該第二平面係實質上平行於表面且在實質上垂直於基板表面的方向上與第一平面垂直隔開。第一電極結構包含：實質上平行於基板表面之相對的頂部及底部表面、連接頂部及底部表面使得該電極結構形成三維電極空間的側壁。導電填充材料係設置於電極空間中，且介電層將該導電填充材料電性分隔成：電性連接至第一半導體元件之第一接觸部的第一電極、及電性連接至第二半導體元件且與第一電極電性絕緣的第二電極。第一電路終端從電極結構的頂部或底部表面垂直延伸，且係電性連接至第一電極。

Abstract in simplified Chinese: 三维(3-D)集成电路(IC)包含具有基板表面的基板。第一半导体组件具有第一电接触部且系在第一平面上形成于表面的第一区域中，该第一平面系实质上平行于基板表面半导体组件。包含第二电接触部的第二半导体组件系在第二平面上形成于表面的第二区域，该第二平面系实质上平行于表面且在实质上垂直于基板表面的方向上与第一平面垂直隔开。第一电极结构包含：实质上平行于基板表面之相对的顶部及底部表面、连接顶部及底部表面使得该电极结构形成三维电极空间的侧壁。导电填充材料系设置于电极空间中，且介电层将该导电填充材料电性分隔成：电性连接至第一半导体组件之第一接触部的第一电极、及电性连接至第二半导体组件且与第一电极电性绝缘的第二电极。第一电路终端从电极结构的顶部或底部表面垂直延伸，且系电性连接至第一电极。

公开(公告)号：TW201830517A

公开(公告)日：2018-08-16

申请号：TW106139640

申请日：2017-11-16

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 法雷爾 理查 ,  FARRELL, RICHARD ,  莫漢蒂 尼哈爾 ,  MOHANTY, NIHAR ,  史密斯 傑佛瑞 ,  SMITH, JEFFREY

IPC: H01L21/3065 ,  H01L21/02

Abstract: 本文之技術包含用於各種多重圖案化程序之用以避免過蝕刻之圖案化程序。多重圖案化程序通常包括側壁間隙壁之建立以及心軸(側壁間隙壁形成於其上)之移除。有些圖案化流程中，在各種多重圖案化步驟期間基底層挖溝(gouging)可能會發生。本文之技術包含的方法，其藉由利用一足夠凹入之平坦化層以移除期望材料及保護其他部分，以避免此類挖溝。此技術可在不發生基底層挖溝之情況下移除雙層心軸。

Abstract in simplified Chinese: 本文之技术包含用于各种多重图案化进程之用以避免过蚀刻之图案化进程。多重图案化进程通常包括侧壁间隙壁之创建以及心轴(侧壁间隙壁形成于其上)之移除。有些图案化流程中，在各种多重图案化步骤期间基底层挖沟(gouging)可能会发生。本文之技术包含的方法，其借由利用一足够凹入之平坦化层以移除期望材料及保护其他部分，以避免此类挖沟。此技术可在不发生基底层挖沟之情况下移除双层心轴。

公开(公告)号：TW201817001A

公开(公告)日：2018-05-01

申请号：TW106126698

申请日：2017-08-08

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 史密斯 傑佛瑞 ,  SMITH, JEFFREY ,  德維利耶 安東 J ,  DEVILLIERS, ANTON J. ,  莫漢蒂 尼哈爾 ,  MOHANTY, NIHAR ,  卡爾 蘇巴迪普 ,  KAL, SUBHADEEP ,  泰伯利 坎達巴拉 ,  TAPILY, KANDABARA

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L21/8238

Abstract: 一種半導體裝置，其包含一基板及形成於該基板上之場效電晶體之一閘極區域。該閘極區域包含垂直堆疊之奈米線，該等奈米線之縱軸係與該基板之工作表面平行延伸。一給定之垂直堆疊的奈米線堆疊包含至少兩條垂直對齊之奈米線，其中一p-型奈米線以及一n-型奈米線彼此垂直隔開。該半導體裝置更包含形成於該閘極區域內的階梯狀連接結構，其將每一奈米線電連接至該閘極區域上方的位置。第一閘電極具有階梯狀輪廓並連接至第一階奈米線。

Abstract in simplified Chinese: 一种半导体设备，其包含一基板及形成于该基板上之场效应管之一闸极区域。该闸极区域包含垂直堆栈之奈米线，该等奈米线之纵轴系与该基板之工作表面平行延伸。一给定之垂直堆栈的奈米线堆栈包含至少两条垂直对齐之奈米线，其中一p-型奈米线以及一n-型奈米线彼此垂直隔开。该半导体设备更包含形成于该闸极区域内的阶梯状连接结构，其将每一奈米线电连接至该闸极区域上方的位置。第一闸电极具有阶梯状轮廓并连接至第一阶奈米线。

公开(公告)号：TW201921454A

公开(公告)日：2019-06-01

申请号：TW107128577

申请日：2018-08-16

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 史密斯 傑佛瑞 ,  SMITH, JEFFREY ,  德維利耶 安東 J ,  DEVILLIERS, ANTON J.

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/06 ,  H01L29/417 ,  H01L29/66 ,  H01L29/78

Abstract: 形成半導體元件的方法包含設置起始結構，該起始結構包含其上具有與複數源極/汲極（S/D）區域交替配置之複數閘極區域的基板，其中閘極區域之各者包含奈米通道結構，該奈米通道結構具有由替換閘極圍繞的中間部分、及由個別閘極間隔件圍繞的相對端部分，使得奈米通道結構延伸穿過閘極區域的替換閘極和閘極間隔件。S/D區域的各者包含延伸穿過S/D區域的S/D結構，以連接分別設置在S/D區域之相對側上之第一和第二毗鄰閘極區域的奈米通道結構。將第一毗鄰閘極區域轉變成包含假性閘極結構的單擴散中斷，及將第二毗鄰閘極區域轉變成主動閘極，該主動閘極包含配置成在第二毗鄰閘極區域的奈米通道結構之內產生電流通道的主動閘極結構。

Abstract in simplified Chinese: 形成半导体组件的方法包含设置起始结构，该起始结构包含其上具有与复数源极/汲极（S/D）区域交替配置之复数闸极区域的基板，其中闸极区域之各者包含奈米信道结构，该奈米信道结构具有由替换闸极围绕的中间部分、及由个别闸极间隔件围绕的相对端部分，使得奈米信道结构延伸穿过闸极区域的替换闸极和闸极间隔件。S/D区域的各者包含延伸穿过S/D区域的S/D结构，以连接分别设置在S/D区域之相对侧上之第一和第二毗邻闸极区域的奈米信道结构。将第一毗邻闸极区域转变成包含假性闸极结构的单扩散中断，及将第二毗邻闸极区域转变成主动闸极，该主动闸极包含配置成在第二毗邻闸极区域的奈米信道结构之内产生电流信道的主动闸极结构。

公开(公告)号：TW202018799A

公开(公告)日：2020-05-16

申请号：TW108124505

申请日：2019-07-11

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 孫興華 ,  SUN, XINGHUA ,  盧彥典 ,  LU, YEN-TIEN ,  萊利 安潔莉 ,  RALEY, ANGELIQUE ,  歐米拉 大衛 L ,  O'MEARA, DAVID L. ,  史密斯 傑佛瑞 ,  SMITH, JEFFREY

IPC: H01L21/304

Abstract: 揭示了藉由形成原子層沉積（ALD）襯墊以在後續蝕刻製程期間保護貫孔側壁來提供改善的貫孔輪廓控制的方法。可將ALD襯墊用於BEOL蝕刻製程以及完全自對準貫孔（FSAV）製程以及／或者其他製程。針對一個實施例，將ALD襯墊用作貫孔的保護或犧牲層以降低在多層貫孔或溝槽蝕刻製程期間的損壞。ALD襯墊亦可在製程流程內不同的點進行沉積，舉例而言，在有機平坦化層的移除之前或之後。ALD襯墊的使用俾使貫孔臨界尺寸（CD）限縮而仍控制各種製程應用的貫孔輪廓，各種製程應用包含：雙鑲嵌製程以及FSAV製程。此外，ALD襯墊的使用改善了貫孔或空孔形成的整體CD控制以及裝置良率及可靠度。

Abstract in simplified Chinese: 揭示了借由形成原子层沉积（ALD）衬垫以在后续蚀刻制程期间保护贯孔侧壁来提供改善的贯孔轮廓控制的方法。可将ALD衬垫用于BEOL蚀刻制程以及完全自对准贯孔（FSAV）制程以及／或者其他制程。针对一个实施例，将ALD衬垫用作贯孔的保护或牺牲层以降低在多层贯孔或沟槽蚀刻制程期间的损坏。ALD衬垫亦可在制程流程内不同的点进行沉积，举例而言，在有机平坦化层的移除之前或之后。ALD衬垫的使用俾使贯孔临界尺寸（CD）限缩而仍控制各种制程应用的贯孔轮廓，各种制程应用包含：双镶嵌制程以及FSAV制程。此外，ALD衬垫的使用改善了贯孔或空孔形成的整体CD控制以及设备良率及可靠度。

公开(公告)号：TW201841324A

公开(公告)日：2018-11-16

申请号：TW107101964

申请日：2018-01-19

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 蔡洙杜 ,  CHAE, SOO DOO ,  史密斯 傑佛瑞 ,  SMITH, JEFFREY ,  盧森克 赫里特 J ,  LEUSINK, GERRIT J. ,  克拉克 羅伯特D ,  CLARK, ROBERT D. ,  尤凱鴻 ,  YU, KAI-HUNG

IPC: H01L23/52 ,  H01L21/768

Abstract: 提供一種半導體裝置。半導體裝置可包含形成在介電材料內的複數內連線開口。文中所揭露的內連線開口可具有溝槽開口、通孔開口、或雙鑲嵌開口。第一金屬可順形地填充於內連線開口中且與介電材料直接接觸。半導體裝置亦可具有填充於內連線開口中的第二金屬。第二金屬可形成於第一金屬上方且被第一金屬所封裝而形成內連線開口內的內連線結構。半導體裝置更可包含形成於介電材料內的複數導電層，複數導電層可位於內連線結構的底部處且可與內連線結構直接接觸。

Abstract in simplified Chinese: 提供一种半导体设备。半导体设备可包含形成在介电材料内的复数内连接开口。文中所揭露的内连接开口可具有沟槽开口、通孔开口、或双镶嵌开口。第一金属可顺形地填充于内连接开口中且与介电材料直接接触。半导体设备亦可具有填充于内连接开口中的第二金属。第二金属可形成于第一金属上方且被第一金属所封装而形成内连接开口内的内连接结构。半导体设备更可包含形成于介电材料内的复数导电层，复数导电层可位于内连接结构的底部处且可与内连接结构直接接触。

公开(公告)号：TW201830693A

公开(公告)日：2018-08-16

申请号：TW106139283

申请日：2017-11-14

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 史密斯 傑佛瑞 ,  SMITH, JEFFREY ,  德維利耶 安東 J ,  DEVILLIERS, ANTON J.

IPC: H01L29/06 ,  H01L29/66 ,  H01L29/78

Abstract: 一種半導體裝置的製造方法，其步驟包含提供其上具有一分層鰭狀物結構的基板。該分層鰭狀物結構包含基底鰭狀物部分、設置於該基底鰭狀物部分上之犧牲部分、以及設置於該犧牲部分上之通道部分。於該基板之該分層鰭狀物結構上方設置一摻雜源膜，並將摻雜源材料從摻雜源膜擴散到分層鰭狀物結構中除了通道部分以外的一部分中，以在分層鰭狀物結構中形成擴散摻雜區域。於該基板上之該分層鰭狀物結構的至少該擴散摻雜區域上方提供一隔離材料。

Abstract in simplified Chinese: 一种半导体设备的制造方法，其步骤包含提供其上具有一分层鳍状物结构的基板。该分层鳍状物结构包含基底鳍状物部分、设置于该基底鳍状物部分上之牺牲部分、以及设置于该牺牲部分上之信道部分。于该基板之该分层鳍状物结构上方设置一掺杂源膜，并将掺杂源材料从掺杂源膜扩散到分层鳍状物结构中除了信道部分以外的一部分中，以在分层鳍状物结构中形成扩散掺杂区域。于该基板上之该分层鳍状物结构的至少该扩散掺杂区域上方提供一隔离材料。

公开(公告)号：TW201830692A

公开(公告)日：2018-08-16

申请号：TW106139275

申请日：2017-11-14

Applicant: 日商東京威力科創股份有限公司 ,  TOKYO ELECTRON LIMITED

Inventor： 史密斯 傑佛瑞 ,  SMITH, JEFFREY ,  德維利耶 安東 J ,  DEVILLIERS, ANTON J.

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/66 ,  H01L29/78

Abstract: 一種全閘極半導體裝置的形成方法，其步驟包含提供其上具有一分層鰭片結構的基板。該分層鰭片結構包含通道部分及犧牲部分，該每一通道部分及犧牲部分均沿著該分層鰭片結構的長度延伸，其中該分層鰭片結構係由替代閘極材料所覆蓋。於該分層鰭片結構上方之該替代閘極材料上形成一虛擬閘極，其中該虛擬閘極具有沿著該分層鰭片結構的長度延伸之臨界尺寸。該方法更包含在該虛擬閘極正下方形成一閘極結構，該閘極結構包含一金屬閘極區域以及設置在該金屬閘極區域之相對側上的閘極間隔件，其中該閘極結構之總臨界尺寸等於該虛擬閘極之該臨界尺寸。

Abstract in simplified Chinese: 一种全闸极半导体设备的形成方法，其步骤包含提供其上具有一分层鳍片结构的基板。该分层鳍片结构包含信道部分及牺牲部分，该每一信道部分及牺牲部分均沿着该分层鳍片结构的长度延伸，其中该分层鳍片结构系由替代闸极材料所覆盖。于该分层鳍片结构上方之该替代闸极材料上形成一虚拟闸极，其中该虚拟闸极具有沿着该分层鳍片结构的长度延伸之临界尺寸。该方法更包含在该虚拟闸极正下方形成一闸极结构，该闸极结构包含一金属闸极区域以及设置在该金属闸极区域之相对侧上的闸极间隔件，其中该闸极结构之总临界尺寸等于该虚拟闸极之该临界尺寸。