內連線結構及其形成方法
    1.
    发明专利
    內連線結構及其形成方法 审中-公开
    内连接结构及其形成方法

    公开(公告)号:TW201841324A

    公开(公告)日:2018-11-16

    申请号:TW107101964

    申请日:2018-01-19

    Abstract: 提供一種半導體裝置。半導體裝置可包含形成在介電材料內的複數內連線開口。文中所揭露的內連線開口可具有溝槽開口、通孔開口、或雙鑲嵌開口。第一金屬可順形地填充於內連線開口中且與介電材料直接接觸。半導體裝置亦可具有填充於內連線開口中的第二金屬。第二金屬可形成於第一金屬上方且被第一金屬所封裝而形成內連線開口內的內連線結構。半導體裝置更可包含形成於介電材料內的複數導電層,複數導電層可位於內連線結構的底部處且可與內連線結構直接接觸。

    Abstract in simplified Chinese: 提供一种半导体设备。半导体设备可包含形成在介电材料内的复数内连接开口。文中所揭露的内连接开口可具有沟槽开口、通孔开口、或双镶嵌开口。第一金属可顺形地填充于内连接开口中且与介电材料直接接触。半导体设备亦可具有填充于内连接开口中的第二金属。第二金属可形成于第一金属上方且被第一金属所封装而形成内连接开口内的内连接结构。半导体设备更可包含形成于介电材料内的复数导电层,复数导电层可位于内连接结构的底部处且可与内连接结构直接接触。

    用於多層高介電係數閘極堆疊之混合式閘極後製積體化方案
    3.
    发明专利
    用於多層高介電係數閘極堆疊之混合式閘極後製積體化方案 审中-公开
    用于多层高介电系数闸极堆栈之混合式闸极后制积体化方案

    公开(公告)号:TW201436285A

    公开(公告)日:2014-09-16

    申请号:TW102137786

    申请日:2013-10-18

    Abstract: 本發明提供一種用以製造使用混合式閘極後製積體化方案的雙功函數半導體裝置的方法。根據一實施例,該方法包含以第一熱處理溫度熱處理第一高介電係數膜(104),以使第一化學元素從第一覆蓋層(108)擴散進入在一裝置區域(100a、100b)中之第一高介電係數膜(104)中,以形成第一經改質的高介電係數膜(112、113、119)。該方法更包含一閘極後製處理方案,以形成由複數側壁間隔件(116、140)所界定之複數凹陷特徵部(120、122)於該裝置區域(100a、100b)中,並沉積第二高介電係數膜(124)於該等凹陷特徵部(120、122)中。一些實施例包含形成氧清除層(142、152)於該第一高介電係數膜(104)上,其中該熱處理該第一高介電係數膜(104)清除來自該介面層(102、103、107)的氧以消除或減少介面層(102、103、107)之厚度。

    Abstract in simplified Chinese: 本发明提供一种用以制造使用混合式闸极后制积体化方案的双功函数半导体设备的方法。根据一实施例,该方法包含以第一热处理温度热处理第一高介电系数膜(104),以使第一化学元素从第一覆盖层(108)扩散进入在一设备区域(100a、100b)中之第一高介电系数膜(104)中,以形成第一经改质的高介电系数膜(112、113、119)。该方法更包含一闸极后制处理方案,以形成由复数侧壁间隔件(116、140)所界定之复数凹陷特征部(120、122)于该设备区域(100a、100b)中,并沉积第二高介电系数膜(124)于该等凹陷特征部(120、122)中。一些实施例包含形成氧清除层(142、152)于该第一高介电系数膜(104)上,其中该热处理该第一高介电系数膜(104)清除来自该界面层(102、103、107)的氧以消除或减少界面层(102、103、107)之厚度。

    半導體裝置之逆行井內的磊晶膜成長
    4.
    发明专利
    半導體裝置之逆行井內的磊晶膜成長 审中-公开
    半导体设备之逆行井内的磊晶膜成长

    公开(公告)号:TW201324625A

    公开(公告)日:2013-06-16

    申请号:TW101140815

    申请日:2012-11-02

    Abstract: 一種半導體裝置之製造方法。設置一基板,且該基板包含介電層及被圖案化及顯影的遮罩層。複數溝槽係藉由逆行蝕刻製程產生於介電材料內。該複數溝槽隨後藉由利用高寬比截留之異質磊晶生長以一材料過量填充。該材料包含鍺、III-V族化合物、或其二或更多者之組合的至少一者。然後使經過量填充的複數溝槽平坦化。

    Abstract in simplified Chinese: 一种半导体设备之制造方法。设置一基板,且该基板包含介电层及被图案化及显影的遮罩层。复数沟槽系借由逆行蚀刻制程产生于介电材料内。该复数沟槽随后借由利用高宽比截留之异质磊晶生长以一材料过量填充。该材料包含锗、III-V族化合物、或其二或更多者之组合的至少一者。然后使经过量填充的复数沟槽平坦化。

Patent Agency Ranking