-
1.发明专利線上薄膜連結之半導體裝置及其製造方法 FILM-ON-WIRE BOND SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME 审中-公开在线薄膜链接之半导体设备及其制造方法 FILM-ON-WIRE BOND SEMICONDUCTOR DEVICE AND METHOD OF FORMING THE SAME
公开(公告)号：TW200840011A
公开(公告)日：2008-10-01
申请号：TW096145470
申请日：2007-11-29
Applicant: 桑迪士克股份有限公司 SANDISK CORPORATION
IPC: H01L
CPC classification number: H01L25/0657 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/85 , H01L2224/05554 , H01L2224/32145 , H01L2224/32225 , H01L2224/45124 , H01L2224/45144 , H01L2224/45147 , H01L2224/4554 , H01L2224/4569 , H01L2224/48091 , H01L2224/48227 , H01L2224/48471 , H01L2224/49175 , H01L2224/73265 , H01L2224/83191 , H01L2224/85186 , H01L2224/8592 , H01L2224/92 , H01L2224/92247 , H01L2225/0651 , H01L2225/06575 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01052 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/14 , H01L2924/1433 , H01L2924/181 , H01L2224/78 , H01L2924/00 , H01L2924/00012
Abstract: 所闡釋的低剖面半導體封裝,包括安裝於一基板的至少第一和第二堆疊的半導體晶粒。第一和第二半導體晶粒由一低剖面中間黏著層隔開,第一半導體晶粒上的線連結回路便是嵌入該中間黏著層上。施加中間層之後,第二半導體晶粒就被堆疊在中間層的上面。在第二半導體晶粒的背面形成一介電層。鑒於第二半導體晶粒的背面是絕緣體,中間層不需如先前技術中那樣,將從第二半導體晶粒的線連結回路隔開,而且連結線前端會與介電層接觸。因此與傳統的堆疊半導體晶粒配置相比,中間層可變得更薄。
Abstract in simplified Chinese: 所阐释的低剖面半导体封装,包括安装于一基板的至少第一和第二堆栈的半导体晶粒。第一和第二半导体晶粒由一低剖面中间黏着层隔开,第一半导体晶粒上的线链接回路便是嵌入该中间黏着层上。施加中间层之后,第二半导体晶粒就被堆栈在中间层的上面。在第二半导体晶粒的背面形成一介电层。鉴于第二半导体晶粒的背面是绝缘体,中间层不需如先前技术中那样,将从第二半导体晶粒的线链接回路隔开,而且链接线前端会与介电层接触。因此与传统的堆栈半导体晶粒配置相比,中间层可变得更薄。
-
2.发明专利具有多晶片重新分配之半導體裝置及其製造方法 SEMICONDUCTOR DEVICE HAVING MULTIPLE DIE REDISTRIBUTION LAYER AND METHOD OF MAKING THE SAME 审中-公开具有多芯片重新分配之半导体设备及其制造方法 SEMICONDUCTOR DEVICE HAVING MULTIPLE DIE REDISTRIBUTION LAYER AND METHOD OF MAKING THE SAME
公开(公告)号：TW200847367A
公开(公告)日：2008-12-01
申请号：TW096150649
申请日：2007-12-27
Applicant: 桑迪士克股份有限公司 SANDISK CORPORATION
Inventor： 漢 塔奇爾 TAKIAR, HEM , 希瑞卡 巴蓋斯 BHAGATH, SHRIKAR
IPC: H01L
CPC classification number: H01L25/0657 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2224/05554 , H01L2224/48091 , H01L2224/48137 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2224/4943 , H01L2225/0651 , H01L2225/06527 , H01L2924/01079 , H01L2924/14 , H01L2924/1433 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
Abstract: 本發明揭示一種具有多晶粒重新分配層之半導體裝置及其形成方法。在一晶圓上製造半導體之後並在從該晶圓切割之前,相鄰半導體晶粒係一起組對且一重新分配層可橫跨該晶粒對而形成。該重新分配層可用於將接合墊之至少一部分從該對中的第一晶粒重新分配至該對中的一第二晶粒。在各對中的一晶粒將會係一工作晶粒而在各對中的另一晶粒將會係一虛設晶粒。會至少部分犧牲在該虛設晶粒上在該重新分配層下面的積體電路功能。
Abstract in simplified Chinese: 本发明揭示一种具有多晶粒重新分配层之半导体设备及其形成方法。在一晶圆上制造半导体之后并在从该晶圆切割之前,相邻半导体晶粒系一起组对且一重新分配层可横跨该晶粒对而形成。该重新分配层可用于将接合垫之至少一部分从该对中的第一晶粒重新分配至该对中的一第二晶粒。在各对中的一晶粒将会系一工作晶粒而在各对中的另一晶粒将会系一虚设晶粒。会至少部分牺牲在该虚设晶粒上在该重新分配层下面的集成电路功能。
-
Patent Agency Ranking3.发明专利具有增高焊線的連接之半導體晶粒堆疊及其製造方法 SEMICONDUCTOR DIE STACK HAVING HEIGHTENED CONTACT FOR WIRE BOND AND METHOD OF MAKING THE SAME 审中-公开具有增高焊线的连接之半导体晶粒堆栈及其制造方法 SEMICONDUCTOR DIE STACK HAVING HEIGHTENED CONTACT FOR WIRE BOND AND METHOD OF MAKING THE SAME
公开(公告)号：TW200903676A
公开(公告)日：2009-01-16
申请号：TW097110827
申请日：2008-03-26
Applicant: 桑迪士克股份有限公司 SANDISK CORPORATION
Inventor： 漢 塔奇爾 TAKIAR, HEM , 希瑞卡 巴蓋斯 BHAGATH, SHRIKAR
IPC: H01L
CPC classification number: H01L24/85 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/78 , H01L2224/05554 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/45144 , H01L2224/45147 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/48465 , H01L2224/4847 , H01L2224/48475 , H01L2224/48479 , H01L2224/48482 , H01L2224/48484 , H01L2224/48499 , H01L2224/49175 , H01L2224/73265 , H01L2224/78302 , H01L2224/78307 , H01L2224/85051 , H01L2224/85181 , H01L2224/85205 , H01L2224/85444 , H01L2224/92247 , H01L2225/0651 , H01L2225/06562 , H01L2924/00014 , H01L2924/01005 , H01L2924/01013 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/1433 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/4554
Abstract: 本發明揭示一種半導體裝置及一種製造該半導體裝置之方法,該半導體裝置包括經增高以便即使在緊密偏移組態中亦允許線焊偏移堆疊之晶粒的晶粒焊接襯墊。在將一第一晶粒附加至一基板之後,可在該第一基板之該等晶粒焊接襯墊中之一些或所有上提供一或多層之電導體以升高該等焊接襯墊之高度。導電層可例如為使用一已知之線焊毛細管而沈積於該第一基板之該等晶粒焊接襯墊上之導電球。此後,可添加一第二晶粒,且可使用一將一焊線球安裝於一第一半導體晶粒焊接襯墊之一升高之表面上的已知之線焊毛細管來實現該第一晶粒之線焊。
Abstract in simplified Chinese: 本发明揭示一种半导体设备及一种制造该半导体设备之方法,该半导体设备包括经增高以便即使在紧密偏移组态中亦允许线焊偏移堆栈之晶粒的晶粒焊接衬垫。在将一第一晶粒附加至一基板之后,可在该第一基板之该等晶粒焊接衬垫中之一些或所有上提供一或多层之电导体以升高该等焊接衬垫之高度。导电层可例如为使用一已知之线焊毛细管而沉积于该第一基板之该等晶粒焊接衬垫上之导电球。此后,可添加一第二晶粒,且可使用一将一焊线球安装于一第一半导体晶粒焊接衬垫之一升高之表面上的已知之线焊毛细管来实现该第一晶粒之线焊。
-
4.发明专利製造快閃記憶卡之方法 METHOD OF MANUFACTURING FLASH MEMORY CARDS 审中-公开制造快闪记忆卡之方法 METHOD OF MANUFACTURING FLASH MEMORY CARDS
公开(公告)号：TW200741904A
公开(公告)日：2007-11-01
申请号：TW095140451
申请日：2006-11-01
Applicant: 桑迪士克股份有限公司 SANDISK CORPORATION
Inventor： 漢 塔奇爾 TAKIAR, HEM , 希瑞卡 巴蓋斯 BHAGATH, SHRIKAR , 邱錦泰 CHIU, CHIN-TIEN
CPC classification number: H01L21/561 , H01L21/565 , H01L24/97 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01027 , H01L2924/01029 , H01L2924/01033 , H01L2924/01046 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/12041 , H01L2924/14 , H01L2924/1433 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H01L2924/19043 , H01L2924/00014 , H01L2924/00
Abstract: 本發明揭示一種用於藉由從一積體電路面板衝孔及切割封裝之一製程來形成半導體封裝之方法。在用於將該等封裝囊封於一模製化合物的一囊封製程期間,可使該面板之多個部分沒有模製化合物。可隨後從該面板衝孔沒有模製化合物之該面板之部分。該些衝孔區域可在該完成半導體封裝之外部邊緣內界定斜面、凹口或各種其他曲線、直線或不規則形狀。在衝孔該面板之後,可切斷該等積體電路。藉由從該面板衝孔多個區域,然後沿筆直邊緣進行切割,揭示一種簡單,有效且具成本效率的方法用於獲得各種所需形狀的完成半導體封裝。
Abstract in simplified Chinese: 本发明揭示一种用于借由从一集成电路皮肤冲孔及切割封装之一制程来形成半导体封装之方法。在用于将该等封装囊封于一模制化合物的一囊封制程期间,可使该皮肤之多个部分没有模制化合物。可随后从该皮肤冲孔没有模制化合物之该皮肤之部分。该些冲孔区域可在该完成半导体封装之外部边缘内界定斜面、凹口或各种其他曲线、直线或不守则形状。在冲孔该皮肤之后,可切断该等集成电路。借由从该皮肤冲孔多个区域,然后沿笔直边缘进行切割,揭示一种简单,有效且具成本效率的方法用于获得各种所需形状的完成半导体封装。
-
5.发明专利用於表面安裝式組件之無焊墊基板 PADLESS SUBSTRATE FOR SURFACE MOUNTED COMPONENTS 失效用于表面安装式组件之无焊垫基板 PADLESS SUBSTRATE FOR SURFACE MOUNTED COMPONENTS
公开(公告)号：TW200738089A
公开(公告)日：2007-10-01
申请号：TW095142304
申请日：2006-11-15
Applicant: 桑迪士克股份有限公司 SANDISK CORPORATION
Inventor： 廖智清 LIAO, CHIH-CHIN , 肯 簡明 王 WANG, KEN JIAN MING , 陳漢孝 CHEN, HAN-SHIAO , 邱錦泰 CHIU, CHIN-TIEN , 錢杰章 CHIEN, JACK CHANG , 希瑞卡 巴蓋斯 BHAGATH, SHRIKAR , 奇門 育 YU, CHEEMEN , 漢 塔奇爾 TAKIAR, HEM
IPC: H05K
CPC classification number: H05K1/111 , H01L2224/48091 , H01L2224/48227 , H05K3/3421 , H05K3/3442 , H05K3/3452 , H05K2201/09427 , H05K2201/09663 , H05K2201/0989 , H05K2201/099 , H05K2201/10636 , H05K2201/10689 , H05K2201/10727 , Y02P70/611 , Y02P70/613 , H01L2924/00014
Abstract: 本發明係揭示一種具有低輪廓之半導體封裝,在數個實施例中,一表面安裝式組件可直接安裝至該半導體封裝基板之核心,俾該組件與該基板核心之間無導電層、鍍層或焊接糊。該表面安裝式組件可為任何類型組件,其可根據一表面安裝技術(SMT)製程而表面安裝至一基板上,例如包括被動組件及各種封裝式半導體。
Abstract in simplified Chinese: 本发明系揭示一种具有低轮廓之半导体封装,在数个实施例中,一表面安装式组件可直接安装至该半导体封装基板之内核,俾该组件与该基板内核之间无导电层、镀层或焊接煳。该表面安装式组件可为任何类型组件,其可根据一表面安装技术(SMT)制程而表面安装至一基板上,例如包括被动组件及各种封装式半导体。
-
6.发明专利具有堆疊積體電路之積體電路封裝及其方法 INTEGRATED CIRCUIT PACKAGE HAVING STACKED INTEGRATED CIRCUITS AND METHOD THEREFOR 审中-公开具有堆栈集成电路之集成电路封装及其方法 INTEGRATED CIRCUIT PACKAGE HAVING STACKED INTEGRATED CIRCUITS AND METHOD THEREFOR
公开(公告)号：TW200721441A
公开(公告)日：2007-06-01
申请号：TW095118658
申请日：2006-05-25
Applicant: 桑迪士克股份有限公司 SANDISK CORPORATION
IPC: H01L
CPC classification number: H01L25/0657 , H01L24/73 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48147 , H01L2224/48227 , H01L2224/73265 , H01L2225/06562 , H01L2924/01004 , H01L2924/14 , H01L2924/00014 , H01L2924/00012 , H01L2924/00
Abstract: 本發明揭示用於在一積體電路封裝內堆疊積體電路晶粒之改良技術。該等改良之技術能使積體電路晶粒在一積體電路封裝內之堆疊密度變大。另外,該等改良之堆疊技術容許使用傳統之結合技術來使各個積體電路晶粒相互電連接或電連接至一基板。該等改良之方法尤其適用於在積體電路封裝內堆疊相同尺寸(及常常相同功能)之積體電路晶粒。此種積體電路封裝之一實例係一種非揮發性記憶體積體電路封裝,其包含排列成一堆疊形式之多個相似尺寸之記憶體儲存積體電路晶粒。
Abstract in simplified Chinese: 本发明揭示用于在一集成电路封装内堆栈集成电路晶粒之改良技术。该等改良之技术能使集成电路晶粒在一集成电路封装内之堆栈密度变大。另外,该等改良之堆栈技术容许使用传统之结合技术来使各个集成电路晶粒相互电连接或电连接至一基板。该等改良之方法尤其适用于在集成电路封装内堆栈相同尺寸(及常常相同功能)之集成电路晶粒。此种集成电路封装之一实例系一种非挥发性内存集成电路封装,其包含排列成一堆栈形式之多个相似尺寸之内存存储集成电路晶粒。
-
7.发明专利於過模製積體電路封裝中具有減低翹曲之裝置及於過模製積體電路封裝中減低翹曲之方法 APPARATUS HAVING REDUCED WARPAGE IN AN OVER-MOLDED IC PACKAGE AND METHOD OF REDUCING WARPAGE IN AN OVER-MOLDED IC PACKAGE 审中-公开于过模制集成电路封装中具有减低翘曲之设备及于过模制集成电路封装中减低翘曲之方法 APPARATUS HAVING REDUCED WARPAGE IN AN OVER-MOLDED IC PACKAGE AND METHOD OF REDUCING WARPAGE IN AN OVER-MOLDED IC PACKAGE
公开(公告)号：TW200721417A
公开(公告)日：2007-06-01
申请号：TW095123541
申请日：2006-06-29
Applicant: 桑迪士克股份有限公司 SANDISK CORPORATION
IPC: H01L
CPC classification number: H05K1/0271 , H01L23/49838 , H01L23/5386 , H01L24/32 , H01L24/48 , H01L24/73 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01058 , H01L2924/01082 , H01L2924/01322 , H01L2924/10253 , H01L2924/14 , H01L2924/1433 , H01L2924/15311 , H01L2924/181 , H01L2924/351 , H05K3/284 , H05K3/4644 , H05K2201/09681 , H05K2201/09781 , H01L2924/3512 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 本發明揭示一種用於一半導體封裝之一基板之一表面上的虛設電路圖案,該虛設電路圖案包括直線區段,該等直線區段之一長度受控制以致於不會在該等線區段內產生高於一所需應力之應力。該虛設電路圖案可以係由線或者諸如六邊形之類相鄰或間隔的多邊形形成。該虛設電路圖案之部分亦可以係形成為具有隨機選擇的定向、尺寸及位置。
Abstract in simplified Chinese: 本发明揭示一种用于一半导体封装之一基板之一表面上的虚设电路图案,该虚设电路图案包括直线区段,该等直线区段之一长度受控制以致于不会在该等线区段内产生高于一所需应力之应力。该虚设电路图案可以系由线或者诸如六边形之类相邻或间隔的多边形形成。该虚设电路图案之部分亦可以系形成为具有随机选择的定向、尺寸及位置。
-
-
-
-
-
-
Search Results
7
records
(took 0.025 seconds)
