公开(公告)号：TW201712759A

公开(公告)日：2017-04-01

申请号：TW105114729

申请日：2016-05-12

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 梅安卓 里沙 ,  MEHANDRU, RISHABH ,  莫希 安拿 ,  MURTHY, ANAND ,  甘尼 塔何 ,  GHANI, TAHIR ,  葛雷斯 葛蘭 ,  GLASS, GLENN ,  強普納森 卡希克 ,  JAMBUNATHAN, KARTHIK ,  馬 子烜 ,  MA, SEAN T. ,  韋伯 科瑞 ,  WEBER, CORY E.

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/7848 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02579 ,  H01L21/30604 ,  H01L21/76224 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/167 ,  H01L29/42392 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/78 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/78618 ,  H01L29/78696

摘要： 本發明揭示用於具有磊晶生長之摻雜硼的矽鍺(SiGe：B)S/D區的p-MOS電晶體之電阻降低的技術。該等技術可包括使一或多個介面層在該電晶體之矽(Si)渠道區與該等SiGe：B置換S/D區之間生長。該一或多個介面層可包括：摻雜硼之Si(Si：B)單層；SiGe：B單層，其中在該介面層中之Ge含量少於在所得之SiGe：B S/D區中者；SiGe：B漸變層(graded layer)，其中在該合金中Ge含量始於低百分比(或0%)且增至較高百分比；或多個SiGe：B階變層(stepped layer)，其中在該合金中Ge含量始於低百分比(或0%)且在各階中增至較高百分比。併入該介面層降低了開通態之電流流動的電阻。

简体摘要： 本发明揭示用于具有磊晶生长之掺杂硼的硅锗(SiGe：B)S/D区的p-MOS晶体管之电阻降低的技术。该等技术可包括使一或多个界面层在该晶体管之硅(Si)渠道区与该等SiGe：B置换S/D区之间生长。该一或多个界面层可包括：掺杂硼之Si(Si：B)单层；SiGe：B单层，其中在该界面层中之Ge含量少于在所得之SiGe：B S/D区中者；SiGe：B渐变层(graded layer)，其中在该合金中Ge含量始于低百分比(或0%)且增至较高百分比；或多个SiGe：B阶变层(stepped layer)，其中在该合金中Ge含量始于低百分比(或0%)且在各阶中增至较高百分比。并入该界面层降低了开通态之电流流动的电阻。

公开(公告)号：TW201721871A

公开(公告)日：2017-06-16

申请号：TW105126112

申请日：2016-08-16

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA ,  馬 子烜 ,  MA, SEAN T. ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  甘尼 塔何 ,  GHANI, TAHIR

IPC分类号： H01L29/78 ,  H01L21/335

CPC分类号： H01L29/201 ,  B82Y10/00 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/42356 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/775

摘要： 包括第一半導體材料之通道區域的單晶FET係被設置於基板上方。當遮罩(例如閘極堆疊或犧牲閘極堆疊)正覆蓋著該通道區域時，雜質摻雜的組成上漸變的半導體成長，例如於該通道區域之至少汲極端上，以引入載子阻隔傳導帶偏移及/或較寬的帶隙於該電晶體之該汲極區域內。於一些實施例中，該組成上漸變招致至少0.25eV之載子阻隔帶偏移。該較寬的帶隙及/或帶偏移貢獻至降低的閘極感應汲極漏電(GIDL)。該雜質摻雜的半導體可從逆行的組成在組成上漸變至提供良好歐姆接觸之合適的窄帶隙材料。於一些實施例中，該雜質摻雜的組成上漸變的半導體成長係被集成至閘極最後(gate-last)、源極/汲極再成長finFET製程中。

简体摘要： 包括第一半导体材料之信道区域的单晶FET系被设置于基板上方。当遮罩(例如闸极堆栈或牺牲闸极堆栈)正覆盖着该信道区域时，杂质掺杂的组成上渐变的半导体成长，例如于该信道区域之至少汲极端上，以引入载子阻隔传导带偏移及/或较宽的带隙于该晶体管之该汲极区域内。于一些实施例中，该组成上渐变招致至少0.25eV之载子阻隔带偏移。该较宽的带隙及/或带偏移贡献至降低的闸极感应汲极漏电(GIDL)。该杂质掺杂的半导体可从逆行的组成在组成上渐变至提供良好欧姆接触之合适的窄带隙材料。于一些实施例中，该杂质掺杂的组成上渐变的半导体成长系被集成至闸极最后(gate-last)、源极/汲极再成长finFET制程中。

公开(公告)号：TW201824543A

公开(公告)日：2018-07-01

申请号：TW106127811

申请日：2017-08-16

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 肯奈爾 哈洛 ,  KENNEL, HAROLD ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN ,  黃政穎 ,  HUANG, CHENG YING

IPC分类号： H01L29/12 ,  H01L21/20

摘要： 此處揭露半導體裝置、計算裝置、和相關方法。一種半導體裝置包含種子材料、與種子材料接觸的磊晶材料、以及至少一量子區，該至少一量子區包含大於磊晶材料的彈性剛度的彈性剛度。該磊晶材料具有與種子材料的晶格參數相差至少閾值量的晶格參數。該量子區的晶格參數在該磊晶材料的該晶格參數的該閾值量內。一種方法包含在種子材料上設置磊晶材料，在該磊晶材料上設置量子區，以及在該量子區上設置該磊晶材料。

简体摘要： 此处揭露半导体设备、计算设备、和相关方法。一种半导体设备包含种子材料、与种子材料接触的磊晶材料、以及至少一量子区，该至少一量子区包含大于磊晶材料的弹性刚度的弹性刚度。该磊晶材料具有与种子材料的晶格参数相差至少阈值量的晶格参数。该量子区的晶格参数在该磊晶材料的该晶格参数的该阈值量内。一种方法包含在种子材料上设置磊晶材料，在该磊晶材料上设置量子区，以及在该量子区上设置该磊晶材料。

公开(公告)号：TW201801192A

公开(公告)日：2018-01-01

申请号：TW106106238

申请日：2017-02-23

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA S. ,  肯拿 哈洛德 ,  KENNEL, HAROLD W. ,  葛萊斯 格倫 ,  GLASS, GLENN A. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  甘尼 塔何 ,  GHANI, TAHIR ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  馬 子烜 ,  MA, SEAN T.

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/78 ,  H01L29/1054 ,  H01L29/205 ,  H01L29/66522 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/785

摘要： 一種裝置，包含在基板上的電晶體裝置，包含：包含通道的本徵層；該通道的相對側上的源極和汲極；以及該本徵層和該源極與該汲極中的每一者之間的擴散屏障，該擴散屏障包含低於該通道的傳導帶能量且高於該源極材料和該汲極材料的傳導帶能量之傳導帶能量。一種方法，包含在基板上界定用於電晶體裝置的通道的本徵層的區域；在界定用於源極與汲極的區域中形成擴散屏障層；以及在界定用於該源極的該區域中的該擴散屏障層上形成源極，以及在界定用於該汲極的該區域中形成汲極。

简体摘要： 一种设备，包含在基板上的晶体管设备，包含：包含信道的本征层；该信道的相对侧上的源极和汲极；以及该本征层和该源极与该汲极中的每一者之间的扩散屏障，该扩散屏障包含低于该信道的传导带能量且高于该源极材料和该汲极材料的传导带能量之传导带能量。一种方法，包含在基板上界定用于晶体管设备的信道的本征层的区域；在界定用于源极与汲极的区域中形成扩散屏障层；以及在界定用于该源极的该区域中的该扩散屏障层上形成源极，以及在界定用于该汲极的该区域中形成汲极。

公开(公告)号：TW201820620A

公开(公告)日：2018-06-01

申请号：TW106128621

申请日：2017-08-23

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN ,  黃政穎 ,  HUANG, CHENG YING

IPC分类号： H01L29/10 ,  H01L29/772 ,  H01L21/336

摘要： 一實施例包括電晶體，其包含：第一、第二及第三層，各自包括III-V族材料；通道，包括在該第二層中，該第二層在該第一與該第三層之間；以及閘極，具有第一閘極部分及第二閘極部分，其中(a)(i)該第一層及該第三層被摻雜，(a)(ii)該通道在該第一閘極部分與第二閘極部分之間且該第二閘極部分在該通道與基板之間，(a)(iii)第一軸線與該第一層、該第二層及該第三層相交但不與該第一閘極部分相交，且(a)(iv)平行於該第一軸線的第二軸線與該第一閘極部分及該第二閘極部分及該通道相交。其他實施例描述於本文中。

简体摘要： 一实施例包括晶体管，其包含：第一、第二及第三层，各自包括III-V族材料；信道，包括在该第二层中，该第二层在该第一与该第三层之间；以及闸极，具有第一闸极部分及第二闸极部分，其中(a)(i)该第一层及该第三层被掺杂，(a)(ii)该信道在该第一闸极部分与第二闸极部分之间且该第二闸极部分在该信道与基板之间，(a)(iii)第一轴线与该第一层、该第二层及该第三层相交但不与该第一闸极部分相交，且(a)(iv)平行于该第一轴线的第二轴线与该第一闸极部分及该第二闸极部分及该信道相交。其他实施例描述于本文中。

公开(公告)号：TW201810365A

公开(公告)日：2018-03-16

申请号：TW106116712

申请日：2017-05-19

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN T. ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA S. ,  甘尼 塔何 ,  GHANI, TAHIR ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T.

IPC分类号： H01L21/02 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/78 ,  H01L21/8234 ,  H01L29/66

摘要： 本文說明一種設備。該設備包括具有一通道的一FINFET裝置。該通道包含一第一半導體材料，該第一半導體材料磊晶生長在該通道下面的一亞鰭結構。該亞鰭結構包含一第二半導體材料，該第二半導體材料不同於該第一半導體材料。該亞鰭結構磊晶生長在包含一第三半導體材料的一基板上，該第三半導體材料不同於該第一與第二半導體材料。該亞鰭基板具有一摻雜區域，以實質阻礙在該通道與該基板之間的漏電流。

简体摘要： 本文说明一种设备。该设备包括具有一信道的一FINFET设备。该信道包含一第一半导体材料，该第一半导体材料磊晶生长在该信道下面的一亚鳍结构。该亚鳍结构包含一第二半导体材料，该第二半导体材料不同于该第一半导体材料。该亚鳍结构磊晶生长在包含一第三半导体材料的一基板上，该第三半导体材料不同于该第一与第二半导体材料。该亚鳍基板具有一掺杂区域，以实质阻碍在该信道与该基板之间的漏电流。

公开(公告)号：TW201804614A

公开(公告)日：2018-02-01

申请号：TW106116716

申请日：2017-05-19

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA S. ,  馬 子烜 ,  MA, SEAN T. ,  甘尼 塔何 ,  GHANI, TAHIR ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S.

IPC分类号： H01L29/41 ,  H01L29/43 ,  H01L29/772 ,  H01L21/283

CPC分类号： H01L21/768 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78

摘要： 一種設備被描述。所述設備包括FINFET電晶體。所述FINFET電晶體包含具有足夠大的側壁表面積之錐形子鰭結構，其用以誘發沿著該子鰭結構之側壁的晶格缺陷之高寬比捕獲，使得基本上防止缺陷到達FINFET電晶體的通道。

简体摘要： 一种设备被描述。所述设备包括FINFET晶体管。所述FINFET晶体管包含具有足够大的侧壁表面积之锥形子鳍结构，其用以诱发沿着该子鳍结构之侧壁的晶格缺陷之高宽比捕获，使得基本上防止缺陷到达FINFET晶体管的信道。

公开(公告)号：TW201732939A

公开(公告)日：2017-09-16

申请号：TW105136484

申请日：2016-11-09

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 馬 子烜 ,  MA, SEAN T. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  雷奧洛比 納迪亞 ,  RAHHAL-ORABI, NADIA ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  莫希 安拿 ,  MURTHY, ANAND ,  甘尼 塔何 ,  GHANI, TAHIR ,  梅茲 馬修 ,  METZ, MATTHEW V.

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/78 ,  H01L29/1054 ,  H01L29/785

摘要： 一種設備包括在基板上的非平坦本體，該本體包括在阻擋材料上的通道、及在該本體上的閘極堆疊，該閘極堆疊包括第一閘極電極材料及第二閘極電極材料，該第一閘極電極材料包括第一功函數、設置於該通道材料上，該第二閘極電極材料包括與該第一功函數不同的第二功函數、設置於該通道材料上及該阻擋材料上。一種方法包括形成非平坦本體於基板上，該非平坦本體包括在阻擋材料上的通道；及形成閘極堆疊於該本體上，該閘極堆疊包括第一閘極電極材料及第二閘極電極材料，該第一閘極電極材料包括第一功函數、設置於該通道上，該第二閘極電極材料包括與該第一功函數不同的第二功函數、設置於該通道上及該阻擋材料上。

简体摘要： 一种设备包括在基板上的非平坦本体，该本体包括在阻挡材料上的信道、及在该本体上的闸极堆栈，该闸极堆栈包括第一闸极电极材料及第二闸极电极材料，该第一闸极电极材料包括第一功函数、设置于该信道材料上，该第二闸极电极材料包括与该第一功函数不同的第二功函数、设置于该信道材料上及该阻挡材料上。一种方法包括形成非平坦本体于基板上，该非平坦本体包括在阻挡材料上的信道；及形成闸极堆栈于该本体上，该闸极堆栈包括第一闸极电极材料及第二闸极电极材料，该第一闸极电极材料包括第一功函数、设置于该信道上，该第二闸极电极材料包括与该第一功函数不同的第二功函数、设置于该信道上及该阻挡材料上。

公开(公告)号：TWI692107B

公开(公告)日：2020-04-21

申请号：TW105126112

申请日：2016-08-16

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA ,  馬 子烜 ,  MA, SEAN T. ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  甘尼 塔何 ,  GHANI, TAHIR

IPC分类号： H01L29/78 ,  H01L21/335

公开(公告)号：TW201824540A

公开(公告)日：2018-07-01

申请号：TW106128296

申请日：2017-08-21

申请人： 美商英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 卡瓦李耶羅 傑克 ,  KAVALIEROS, JACK ,  肯奈爾 哈洛 ,  KENNEL, HAROLD ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN ,  黃政穎 ,  HUANG, CHENG YING

IPC分类号： H01L29/06 ,  H01L29/778 ,  H01L21/768

摘要： 緩衝層係沉積在基板上。第一III-V族半導體層係沉積在緩衝層上。第二III-V族半導體層係沉積在第一III-V族半導體層上。第二III-V族半導體層包含通道部分和源極/汲極部分。第一III-V族半導體層作為蝕刻停止層，用以蝕刻第二III-V族半導體層之部分來形成源極/汲極部分。

简体摘要： 缓冲层系沉积在基板上。第一III-V族半导体层系沉积在缓冲层上。第二III-V族半导体层系沉积在第一III-V族半导体层上。第二III-V族半导体层包含信道部分和源极/汲极部分。第一III-V族半导体层作为蚀刻停止层，用以蚀刻第二III-V族半导体层之部分来形成源极/汲极部分。