-
公开(公告)号:TWI610420B
公开(公告)日:2018-01-01
申请号:TW104140138
申请日:2010-10-27
发明人: 山崎舜平 , YAMAZAKI, SHUNPEI
IPC分类号: H01L27/105
CPC分类号: H01L27/105 , G11C11/405 , G11C16/0433 , H01L21/8258 , H01L27/0207 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L27/11551 , H01L27/1156 , H01L27/1225 , H01L28/60 , H01L29/7833
-
公开(公告)号:TW201739006A
公开(公告)日:2017-11-01
申请号:TW105138468
申请日:2016-11-23
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 達斯古塔 山薩塔克 , DASGUPTA, SANSAPTAK , 陳 漢威 , THEN, HAN WUI , 拉多撒福傑維克 馬可 , RADOSAVLJEVIC, MARKO , 穆可吉 尼洛依 , MUKHERJEE, NILOY , 皮拉瑞斯提 拉維 , PILLARISETTY, RAVI
IPC分类号: H01L21/822 , H01L21/8252 , H01L21/8258
CPC分类号: H01L21/8258 , H01L21/02381 , H01L21/02433 , H01L21/02458 , H01L21/02494 , H01L21/02502 , H01L21/02516 , H01L21/02568 , H01L21/02609 , H01L27/0924 , H01L27/1207 , H01L27/1211 , H01L29/78681
摘要: 此處所述者為整合被異質磊晶生長於一或更多第III族-氮化物(III-N)晶體上的一或更多TMDC晶體之方法及結構。該TMDC晶體可被生長於已經被生長在結晶矽基板上的III-N異質磊晶晶體上。採用該異質磊晶基板的個別區之III-N裝置及矽裝置的一或更多者可以與製造於該TMDC晶體上的TMDC裝置整合。在一些實施例中,雜質摻雜III-N源極/汲極區提供金屬化層與TMDC通道電晶體間的低電阻耦合。
简体摘要: 此处所述者为集成被异质磊晶生长于一或更多第III族-氮化物(III-N)晶体上的一或更多TMDC晶体之方法及结构。该TMDC晶体可被生长于已经被生长在结晶硅基板上的III-N异质磊晶晶体上。采用该异质磊晶基板的个别区之III-N设备及硅设备的一或更多者可以与制造于该TMDC晶体上的TMDC设备集成。在一些实施例中,杂质掺杂III-N源极/汲极区提供金属化层与TMDC信道晶体管间的低电阻耦合。
-
公开(公告)号:TWI603451B
公开(公告)日:2017-10-21
申请号:TW104144479
申请日:2012-12-17
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 葛雷斯 葛蘭 , GLASS, GLENN , 莫希 安拿 , MURTHY, ANAND , 甘尼 塔何 , GHANI, TAHIR
IPC分类号: H01L23/535 , H01L27/092 , H01L29/06 , H01L29/08 , H01L29/16 , H01L29/26 , H01L29/41 , H01L29/78
CPC分类号: H01L27/0922 , H01L21/28185 , H01L21/28525 , H01L21/28575 , H01L21/76814 , H01L21/823814 , H01L21/823821 , H01L21/8258 , H01L23/535 , H01L27/0605 , H01L27/0924 , H01L29/0669 , H01L29/0847 , H01L29/16 , H01L29/165 , H01L29/20 , H01L29/267 , H01L29/41725 , H01L29/41783 , H01L29/41791 , H01L29/42392 , H01L29/517 , H01L29/66545 , H01L29/6659 , H01L29/66636 , H01L29/7834 , H01L29/7848 , H01L2924/0002 , H01L2924/00
-
4.基於鰭部的III-V/Si或Ge的互補金屬氧化物半導體(CMOS)自對準閘極邊緣(SAGE)整合 审中-公开
简体标题: 基于鳍部的III-V/Si或Ge的互补金属氧化物半导体(CMOS)自对准闸极边缘(SAGE)集成公开(公告)号:TW201733117A
公开(公告)日:2017-09-16
申请号:TW105138120
申请日:2016-11-21
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 瑞奇曼第 威利 , RACHMADY, WILLY , 梅茲 馬修 , METZ, MATTHEW V. , 狄威 吉伯特 , DEWEY, GILBERT , 莫哈帕拉 錢德拉 , MOHAPATRA, CHANDRA , 卡瓦萊羅斯 傑克 , KAVALIEROS, JACK T. , 穆爾蒂 阿南德 , MURTHY, ANAND S. , 甘尼 塔何 , GHANI, TAHIR
IPC分类号: H01L29/41 , H01L21/8238
CPC分类号: H01L27/0924 , H01L21/823807 , H01L21/823821 , H01L21/8258
摘要: 本發明的實施方式包含一種半導體結構及製造此結構的方法。於一實施方式,半導體結構包含形成在基板上方的第一鰭部及第二鰭部。第一鰭部可包含第一半導體材料,第二鰭部可包含第二半導體材料。於一實施方式,第一籠結構形成為與第一鰭部相鄰,且第二籠結構形成為與第二鰭部相鄰。此外,實施方式可包含形成在第一鰭部上方的第一閘極電極,其中第一籠結構直接接觸第一閘極電極,及形成在第二鰭部上方的第二閘極電極,其中第二籠結構直接接觸第二閘極電極。
简体摘要: 本发明的实施方式包含一种半导体结构及制造此结构的方法。于一实施方式,半导体结构包含形成在基板上方的第一鳍部及第二鳍部。第一鳍部可包含第一半导体材料,第二鳍部可包含第二半导体材料。于一实施方式,第一笼结构形成为与第一鳍部相邻,且第二笼结构形成为与第二鳍部相邻。此外,实施方式可包含形成在第一鳍部上方的第一闸极电极,其中第一笼结构直接接触第一闸极电极,及形成在第二鳍部上方的第二闸极电极,其中第二笼结构直接接触第二闸极电极。
-
公开(公告)号:TW201727681A
公开(公告)日:2017-08-01
申请号:TW105133583
申请日:2016-10-18
发明人: 田中哲弘 , TANAKA, TETSUHIRO , 岡崎豊 , OKAZAKI, YUTAKA
CPC分类号: H01L27/0733 , H01G4/008 , H01G4/105 , H01G4/40 , H01L21/8258 , H01L27/0629 , H01L27/0688 , H01L27/1156 , H01L27/1255 , H01L29/66477 , H01L29/7869 , H01L29/94 , H05K1/18 , H05K2201/10015 , H05K2201/10083 , H05K2201/10166
摘要: 提供一種微型電晶體。提供一種寄生電容小的電晶體。提供一種頻率特性高的電晶體。提供一種通態電流大的電晶體。提供一種包括上述電晶體的半導體裝置。提供一種集成度高的半導體裝置。提供一種新穎的電容器。一種電容器,包括第一導電體、第二導電體以及絕緣體,第一導電體與第二導電體包括隔著絕緣體彼此重疊的區域,第一導電體包含鎢及矽,並且絕緣體包括使第一導電體氧化而形成的氧化矽膜。
简体摘要: 提供一种微型晶体管。提供一种寄生电容小的晶体管。提供一种频率特性高的晶体管。提供一种通态电流大的晶体管。提供一种包括上述晶体管的半导体设备。提供一种集成度高的半导体设备。提供一种新颖的电容器。一种电容器,包括第一导电体、第二导电体以及绝缘体,第一导电体与第二导电体包括隔着绝缘体彼此重叠的区域,第一导电体包含钨及硅,并且绝缘体包括使第一导电体氧化而形成的氧化硅膜。
-
公开(公告)号:TWI593125B
公开(公告)日:2017-07-21
申请号:TW103139369
申请日:2014-11-13
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 全箕玟 , JUN, KIMIN , 摩洛 派翠克 , MORROW, PATRICK
IPC分类号: H01L31/0336 , H01L33/12 , H01L33/06
CPC分类号: H01L29/1054 , H01L21/02524 , H01L21/02538 , H01L21/02551 , H01L21/76283 , H01L21/823412 , H01L21/8258 , H01L27/0922 , H01L27/1207 , H01L29/16 , H01L29/20 , H01L29/22 , H01L29/267 , H01L29/78
-
公开(公告)号:TW201724375A
公开(公告)日:2017-07-01
申请号:TW105115356
申请日:2016-05-18
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 達斯古塔 山薩塔克 , DASGUPTA, SANSAPTAK , 陳 漢威 , THEN, HAN WUI , 拉多撒福傑維克 馬可 , RADOSAVLJEVIC, MARKO , 托欽斯基 彼得 , TOLCHINSKY, PETER , 喬 羅伯特 , CHAU, ROBERT S.
IPC分类号: H01L21/8252 , H01L29/778 , H01L23/538
CPC分类号: H01L25/0657 , H01L21/02381 , H01L21/02428 , H01L21/02458 , H01L21/0254 , H01L21/02658 , H01L21/823871 , H01L21/8252 , H01L21/8258 , H01L23/481 , H01L25/50 , H01L27/0605 , H01L27/0688 , H01L27/085 , H01L27/092 , H01L29/2003 , H01L29/7787 , H01L2225/0652 , H01L2225/06541 , H01L2225/06589
摘要: 提出用以容納及/或控制在大直徑矽基板上的III-N生長期間所招致之應力/張力的矽上氮化鎵(GOS)結構和技術,矽基板的背面可被處理以使具有標準化直徑和厚度的基板適於GOS應用,在高溫外延生長製程期間的弓曲及/或翹曲可藉由預處理矽基板來予以減緩,以便用抗衡由III-N材料所誘發的應力之方式來預施壓基板,及/或改進基板的能力來吸收應力,在工程GOS基板上所製造的III-N裝置可與在分開之基板上所製造的矽MOS裝置集成在一起,被使用來改進基板恢復力及/或抗衡由III-N材料所誘發的基板應力之結構可被進一步使用來使III-N和3D IC的矽MOS裝置互連。
简体摘要: 提出用以容纳及/或控制在大直径硅基板上的III-N生长期间所招致之应力/张力的硅上氮化镓(GOS)结构和技术,硅基板的背面可被处理以使具有标准化直径和厚度的基板适于GOS应用,在高温外延生长制程期间的弓曲及/或翘曲可借由预处理硅基板来予以减缓,以便用抗衡由III-N材料所诱发的应力之方式来预施压基板,及/或改进基板的能力来吸收应力,在工程GOS基板上所制造的III-N设备可与在分开之基板上所制造的硅MOS设备集成在一起,被使用来改进基板恢复力及/或抗衡由III-N材料所诱发的基板应力之结构可被进一步使用来使III-N和3D IC的硅MOS设备互连。
-
公开(公告)号:TWI588941B
公开(公告)日:2017-06-21
申请号:TW105104134
申请日:2011-08-02
发明人: 小山潤 , KOYAMA, JUN
IPC分类号: H01L21/82 , G06F17/50 , H01L21/822 , H01L27/04
CPC分类号: H03K3/012 , G11C5/147 , G11C8/04 , H01L21/823412 , H01L21/8258 , H01L27/0629 , H01L27/088 , H01L27/1225 , H01L29/045 , H01L29/7869 , H01L29/78693 , H03K3/0372 , H03K3/0375 , H03K19/0008
-
公开(公告)号:TW201719764A
公开(公告)日:2017-06-01
申请号:TW105123594
申请日:2016-07-26
申请人: 英特爾股份有限公司 , INTEL CORPORATION
发明人: 達斯古塔 山薩塔克 , DASGUPTA, SANSAPTAK , 拉多撒福傑維克 馬可 , RADOSAVLJEVIC, MARKO , 陳 漢威 , THEN, HAN WUI , 皮拉瑞斯提 拉維 , PILLARISETTY, RAVI , 全箕玟 , JUN, KIMIN , 摩洛 派翠克 , MORROW, PATRICK , 拉歐 瓦路里 , RAO, VALLURI R. , 費雪 保羅 , FISCHER, PAUL , 喬 羅伯特 , CHAU, ROBERT S.
IPC分类号: H01L21/336 , H01L29/78
CPC分类号: H01L21/0254 , H01L21/02381 , H01L21/02433 , H01L21/0245 , H01L21/02516 , H01L21/02532 , H01L21/76251 , H01L21/8258 , H01L23/481 , H01L27/0605 , H01L27/085 , H01L29/2003 , H01L29/7786
摘要: 整合包括III-N(例如,GaN)電晶體與基於Si(例如,Si或SiGe)電晶體兩者的電路之方法與裝置。在一些單片的晶圓級整合實施例中,絕緣層上矽(SOI)基板被採用作為磊晶平台,提供有利於種晶其上形成III-N電晶體(例如,III-N HFET)的磊晶III-N半導體堆疊之第一矽表面,以及有利於種晶其上形成基於Si電晶體(例如,Si FET)的磊晶凸起矽之第二矽表面。在一些異質的晶圓級整合實施例中,SOI基板被採用於適於製造該基於Si電晶體至其上已經形成III-N電晶體的另一基板上的矽層轉移。在一些此種實施例中,該矽層轉移被堆疊於設置於互連複數個III-N HFET成為HFET電路的一或更多金屬化層之上的平坦層間介電層(ILD)上。
简体摘要: 集成包括III-N(例如,GaN)晶体管与基于Si(例如,Si或SiGe)晶体管两者的电路之方法与设备。在一些单片的晶圆级集成实施例中,绝缘层上硅(SOI)基板被采用作为磊晶平台,提供有利于种晶其上形成III-N晶体管(例如,III-N HFET)的磊晶III-N半导体堆栈之第一硅表面,以及有利于种晶其上形成基于Si晶体管(例如,Si FET)的磊晶凸起硅之第二硅表面。在一些异质的晶圆级集成实施例中,SOI基板被采用于适于制造该基于Si晶体管至其上已经形成III-N晶体管的另一基板上的硅层转移。在一些此种实施例中,该硅层转移被堆栈于设置于互连复数个III-N HFET成为HFET电路的一或更多金属化层之上的平坦层间介电层(ILD)上。
-
公开(公告)号:TWI572037B
公开(公告)日:2017-02-21
申请号:TW100146472
申请日:2011-12-15
发明人: 里道 亞力山大 , LIDOW, ALEXANDER , 曹 建軍 , CAO, JIANJUN , 畢曲 羅伯特 , BEACH, ROBERT , 史泰登 約翰 , STRYDOM, JOHAN , 納卡塔 亞雷納 , NAKATA, ALANA , 趙廣元 , ZHAO, GUANG YUAN
IPC分类号: H01L29/78 , H01L21/762
CPC分类号: H01L21/743 , H01L21/761 , H01L21/76283 , H01L21/8252 , H01L21/8258 , H01L23/535 , H01L27/0605 , H01L27/0688 , H01L27/085 , H01L29/1075 , H01L29/2003 , H01L29/41766 , H01L29/732 , H01L29/7786 , H01L29/7787 , H01L29/7827 , H01L29/88 , H01L2924/0002 , H01L2924/00
-
-
-
-
-
-
-
-
-