公开(公告)号：TW201733117A

公开(公告)日：2017-09-16

申请号：TW105138120

申请日：2016-11-21

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  甘尼 塔何 ,  GHANI, TAHIR

IPC分类号： H01L29/41 ,  H01L21/8238

CPC分类号： H01L27/0924 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/8258

摘要： 本發明的實施方式包含一種半導體結構及製造此結構的方法。於一實施方式，半導體結構包含形成在基板上方的第一鰭部及第二鰭部。第一鰭部可包含第一半導體材料，第二鰭部可包含第二半導體材料。於一實施方式，第一籠結構形成為與第一鰭部相鄰，且第二籠結構形成為與第二鰭部相鄰。此外，實施方式可包含形成在第一鰭部上方的第一閘極電極，其中第一籠結構直接接觸第一閘極電極，及形成在第二鰭部上方的第二閘極電極，其中第二籠結構直接接觸第二閘極電極。

简体摘要： 本发明的实施方式包含一种半导体结构及制造此结构的方法。于一实施方式，半导体结构包含形成在基板上方的第一鳍部及第二鳍部。第一鳍部可包含第一半导体材料，第二鳍部可包含第二半导体材料。于一实施方式，第一笼结构形成为与第一鳍部相邻，且第二笼结构形成为与第二鳍部相邻。此外，实施方式可包含形成在第一鳍部上方的第一闸极电极，其中第一笼结构直接接触第一闸极电极，及形成在第二鳍部上方的第二闸极电极，其中第二笼结构直接接触第二闸极电极。

公开(公告)号：TW201724212A

公开(公告)日：2017-07-01

申请号：TW105116135

申请日：2016-05-24

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 金世淵 ,  KIM, SEIYON ,  哈瑪撒帝 古賓納 ,  BHIMARASETTI, GOPINATH ,  羅伊斯 瑞菲爾 ,  RIOS, RAFAEL ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  甘尼 塔何 ,  GHANI, TAHIR ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  梅安卓 里沙 ,  MEHANDRU, RISHABH

IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L29/66795 ,  H01L21/02233 ,  H01L21/02546 ,  H01L23/49827 ,  H01L23/49838 ,  H01L27/0886 ,  H01L27/1211 ,  H01L29/0847 ,  H01L29/1037 ,  H01L29/66545 ,  H01L29/78 ,  H01L29/785 ,  H01L29/7851

摘要： 一方法，包括：將多閘極裝置的非平面裝置傳導通道形成在基板上，通道包括從基板的表面上之基層所定義的高度尺寸；進行修改，範圍小於通道的整個部位；以及將閘極堆疊形成在通道上，閘極堆疊包括介電材料及閘極電極。設備包括：基板上之非平面多閘極裝置，其包括通道，通道包括定義傳導部位及氧化部位的高度尺寸與配置在通道上的閘極堆疊，閘極堆疊包含介電材料及閘極電極。

简体摘要： 一方法，包括：将多闸极设备的非平面设备传导信道形成在基板上，信道包括从基板的表面上之基层所定义的高度尺寸；进行修改，范围小于信道的整个部位；以及将闸极堆栈形成在信道上，闸极堆栈包括介电材料及闸极电极。设备包括：基板上之非平面多闸极设备，其包括信道，信道包括定义传导部位及氧化部位的高度尺寸与配置在信道上的闸极堆栈，闸极堆栈包含介电材料及闸极电极。

公开(公告)号：TW201721871A

公开(公告)日：2017-06-16

申请号：TW105126112

申请日：2016-08-16

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA ,  馬 子烜 ,  MA, SEAN T. ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  甘尼 塔何 ,  GHANI, TAHIR

IPC分类号： H01L29/78 ,  H01L21/335

CPC分类号： H01L29/201 ,  B82Y10/00 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/42356 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/775

摘要： 包括第一半導體材料之通道區域的單晶FET係被設置於基板上方。當遮罩(例如閘極堆疊或犧牲閘極堆疊)正覆蓋著該通道區域時，雜質摻雜的組成上漸變的半導體成長，例如於該通道區域之至少汲極端上，以引入載子阻隔傳導帶偏移及/或較寬的帶隙於該電晶體之該汲極區域內。於一些實施例中，該組成上漸變招致至少0.25eV之載子阻隔帶偏移。該較寬的帶隙及/或帶偏移貢獻至降低的閘極感應汲極漏電(GIDL)。該雜質摻雜的半導體可從逆行的組成在組成上漸變至提供良好歐姆接觸之合適的窄帶隙材料。於一些實施例中，該雜質摻雜的組成上漸變的半導體成長係被集成至閘極最後(gate-last)、源極/汲極再成長finFET製程中。

简体摘要： 包括第一半导体材料之信道区域的单晶FET系被设置于基板上方。当遮罩(例如闸极堆栈或牺牲闸极堆栈)正覆盖着该信道区域时，杂质掺杂的组成上渐变的半导体成长，例如于该信道区域之至少汲极端上，以引入载子阻隔传导带偏移及/或较宽的带隙于该晶体管之该汲极区域内。于一些实施例中，该组成上渐变招致至少0.25eV之载子阻隔带偏移。该较宽的带隙及/或带偏移贡献至降低的闸极感应汲极漏电(GIDL)。该杂质掺杂的半导体可从逆行的组成在组成上渐变至提供良好欧姆接触之合适的窄带隙材料。于一些实施例中，该杂质掺杂的组成上渐变的半导体成长系被集成至闸极最后(gate-last)、源极/汲极再成长finFET制程中。

公开(公告)号：TW201721754A

公开(公告)日：2017-06-16

申请号：TW105124478

申请日：2016-08-02

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 馬吉 普瑞斯韓特 ,  MAJHI, PRASHANT ,  葛雷斯 葛蘭 ,  GLASS, GLENN ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  甘尼 塔何 ,  GHANI, TAHIR ,  基藍帕里 艾瑞明 ,  KILLAMPALLI, ARAVIND S. ,  布拉澤 馬克 ,  BRAZIER, MARK ,  古帕達 札雅 ,  GUPTA, JAYA P.

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/775 ,  H01L21/3003 ,  H01L21/823807 ,  H01L21/823821 ,  H01L29/0673 ,  H01L29/785

摘要： 揭示了用於非平面電晶體介面的基於氘的鈍化的技術。於一些情況，此技術可包含在溫度、壓力及時機的範圍中在包含氘的氣氛中退火包括電晶體的積體電路結構。於一些例子，退火製程可在不大於50大氣壓的壓力執行，以增加穿透積體電路結構且到達要被鈍化的介面的氘的量。要被鈍化的介面可包含，例如，在電晶體導電通道及交界電晶體閘極介電質之間的介面及/或子通道半導體及交界淺溝槽隔離氧化物之間的介面。此介面為陷阱位置的通常位置，其可包含，例如，雜質、不完整的鍵結、懸鍵及破壞鍵，且因此此介面可利於基於氘的鈍化以增進電晶體的表現及可靠性。

简体摘要： 揭示了用于非平面晶体管界面的基于氘的钝化的技术。于一些情况，此技术可包含在温度、压力及时机的范围中在包含氘的气氛中退火包括晶体管的集成电路结构。于一些例子，退火制程可在不大于50大气压的压力运行，以增加穿透集成电路结构且到达要被钝化的界面的氘的量。要被钝化的界面可包含，例如，在晶体管导电信道及交界晶体管闸极介电质之间的界面及/或子信道半导体及交界浅沟槽隔离氧化物之间的界面。此界面为猫腻位置的通常位置，其可包含，例如，杂质、不完整的键结、悬键及破坏键，且因此此界面可利于基于氘的钝化以增进晶体管的表现及可靠性。

公开(公告)号：TW201711204A

公开(公告)日：2017-03-16

申请号：TW105116289

申请日：2016-05-25

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  甘尼 塔何 ,  GHANI, TAHIR ,  肯拿 哈洛德 ,  KENNEL, HAROLD W.

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L27/0924 ,  H01L21/2258 ,  H01L21/8258 ,  H01L29/205 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/66803

摘要： 單晶鰭式場效電晶體包括設置於一第二III-V族化合物半導體上之一第一III-V族化合物半導體材料中之大多數載子通道。當例如一犧牲閘極堆疊之一遮罩覆蓋該通道區域時，一兩性摻雜物之一來源係被沈積於暴露的鰭片側壁上方且擴散至該第一III-V族化合物半導體材料。該兩性摻雜物優先地啟動作為於該第一III-V族材料內之一施體及於該第二III-V族材料內之一受體，提供電晶體尖端摻雜一p-n接面於該第一與第二III-V族材料間。一側向間隔件係被沈積以覆蓋該鰭片之該尖端部份。於該鰭片未由該遮罩或間隔件所覆蓋之區域中的源極/汲極區域透過該尖端區域電性地耦接至該通道。該通道遮罩係以一閘極堆疊取代。

简体摘要： 单晶鳍式场效应管包括设置于一第二III-V族化合物半导体上之一第一III-V族化合物半导体材料中之大多数载子信道。当例如一牺牲闸极堆栈之一遮罩覆盖该信道区域时，一两性掺杂物之一来源系被沉积于暴露的鳍片侧壁上方且扩散至该第一III-V族化合物半导体材料。该两性掺杂物优先地启动作为于该第一III-V族材料内之一施体及于该第二III-V族材料内之一受体，提供晶体管尖端掺杂一p-n接面于该第一与第二III-V族材料间。一侧向间隔件系被沉积以覆盖该鳍片之该尖端部份。于该鳍片未由该遮罩或间隔件所覆盖之区域中的源极/汲极区域透过该尖端区域电性地耦接至该信道。该信道遮罩系以一闸极堆栈取代。

公开(公告)号：TW201810365A

公开(公告)日：2018-03-16

申请号：TW106116712

申请日：2017-05-19

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  馬 子烜 ,  MA, SEAN T. ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA S. ,  甘尼 塔何 ,  GHANI, TAHIR ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T.

IPC分类号： H01L21/02 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/78 ,  H01L21/8234 ,  H01L29/66

摘要： 本文說明一種設備。該設備包括具有一通道的一FINFET裝置。該通道包含一第一半導體材料，該第一半導體材料磊晶生長在該通道下面的一亞鰭結構。該亞鰭結構包含一第二半導體材料，該第二半導體材料不同於該第一半導體材料。該亞鰭結構磊晶生長在包含一第三半導體材料的一基板上，該第三半導體材料不同於該第一與第二半導體材料。該亞鰭基板具有一摻雜區域，以實質阻礙在該通道與該基板之間的漏電流。

简体摘要： 本文说明一种设备。该设备包括具有一信道的一FINFET设备。该信道包含一第一半导体材料，该第一半导体材料磊晶生长在该信道下面的一亚鳍结构。该亚鳍结构包含一第二半导体材料，该第二半导体材料不同于该第一半导体材料。该亚鳍结构磊晶生长在包含一第三半导体材料的一基板上，该第三半导体材料不同于该第一与第二半导体材料。该亚鳍基板具有一掺杂区域，以实质阻碍在该信道与该基板之间的漏电流。

公开(公告)号：TW201804614A

公开(公告)日：2018-02-01

申请号：TW106116716

申请日：2017-05-19

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 狄威 吉伯特 ,  DEWEY, GILBERT ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA S. ,  馬 子烜 ,  MA, SEAN T. ,  甘尼 塔何 ,  GHANI, TAHIR ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S.

IPC分类号： H01L29/41 ,  H01L29/43 ,  H01L29/772 ,  H01L21/283

CPC分类号： H01L21/768 ,  H01L21/8234 ,  H01L29/66 ,  H01L29/78

摘要： 一種設備被描述。所述設備包括FINFET電晶體。所述FINFET電晶體包含具有足夠大的側壁表面積之錐形子鰭結構，其用以誘發沿著該子鰭結構之側壁的晶格缺陷之高寬比捕獲，使得基本上防止缺陷到達FINFET電晶體的通道。

简体摘要： 一种设备被描述。所述设备包括FINFET晶体管。所述FINFET晶体管包含具有足够大的侧壁表面积之锥形子鳍结构，其用以诱发沿着该子鳍结构之侧壁的晶格缺陷之高宽比捕获，使得基本上防止缺陷到达FINFET晶体管的信道。

公开(公告)号：TW201732946A

公开(公告)日：2017-09-16

申请号：TW105138461

申请日：2016-11-23

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 強普納森 卡希克 ,  JAMBUNATHAN, KARTHIK ,  葛萊斯 格倫 ,  GLASS, GLENN A. ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  詹森 雅各 ,  JENSEN, JACOB M. ,  奧伯庭 丹尼爾 ,  AUBERTINE, DANIEL B. ,  莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA S.

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/7848

摘要： 藉由在電晶體的源極與汲極(S/D)區中至少之一中沈積非晶SixGe1-x-yCy合金，將張力應變施加至電晶體的通道區。將非晶SixGe1-x-yCy合金晶化，因而降低合金的單位體積。源極與汲極區中至少之一中的此體積降低會將應變施加至連接的通道區。此應變會增進通道中的電子遷移率。在從非晶至結晶結構的轉換期間，恢復源極與汲極位置中的摻雜物活性。高碳濃度的存在會降低從源極和汲極位置進入通道區中的摻雜物擴散。技術可以用於平面及非平面(例如FinFET及奈米線)電晶體兩者。

简体摘要： 借由在晶体管的源极与汲极(S/D)区中至少之一中沉积非晶SixGe1-x-yCy合金，将张力应变施加至晶体管的信道区。将非晶SixGe1-x-yCy合金晶化，因而降低合金的单位体积。源极与汲极区中至少之一中的此体积降低会将应变施加至连接的信道区。此应变会增进信道中的电子迁移率。在从非晶至结晶结构的转换期间，恢复源极与汲极位置中的掺杂物活性。高碳浓度的存在会降低从源极和汲极位置进入信道区中的掺杂物扩散。技术可以用于平面及非平面(例如FinFET及奈米线)晶体管两者。

公开(公告)号：TW201801192A

公开(公告)日：2018-01-01

申请号：TW106106238

申请日：2017-02-23

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 莫哈帕拉 錢德拉 ,  MOHAPATRA, CHANDRA S. ,  肯拿 哈洛德 ,  KENNEL, HAROLD W. ,  葛萊斯 格倫 ,  GLASS, GLENN A. ,  瑞奇曼第 威利 ,  RACHMADY, WILLY ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  狄威 吉伯特 ,  DEWEY, GILBERT ,  甘尼 塔何 ,  GHANI, TAHIR ,  卡瓦萊羅斯 傑克 ,  KAVALIEROS, JACK T. ,  梅茲 馬修 ,  METZ, MATTHEW V. ,  馬 子烜 ,  MA, SEAN T.

IPC分类号： H01L21/336 ,  H01L29/78

CPC分类号： H01L29/78 ,  H01L29/1054 ,  H01L29/205 ,  H01L29/66522 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/785

摘要： 一種裝置，包含在基板上的電晶體裝置，包含：包含通道的本徵層；該通道的相對側上的源極和汲極；以及該本徵層和該源極與該汲極中的每一者之間的擴散屏障，該擴散屏障包含低於該通道的傳導帶能量且高於該源極材料和該汲極材料的傳導帶能量之傳導帶能量。一種方法，包含在基板上界定用於電晶體裝置的通道的本徵層的區域；在界定用於源極與汲極的區域中形成擴散屏障層；以及在界定用於該源極的該區域中的該擴散屏障層上形成源極，以及在界定用於該汲極的該區域中形成汲極。

简体摘要： 一种设备，包含在基板上的晶体管设备，包含：包含信道的本征层；该信道的相对侧上的源极和汲极；以及该本征层和该源极与该汲极中的每一者之间的扩散屏障，该扩散屏障包含低于该信道的传导带能量且高于该源极材料和该汲极材料的传导带能量之传导带能量。一种方法，包含在基板上界定用于晶体管设备的信道的本征层的区域；在界定用于源极与汲极的区域中形成扩散屏障层；以及在界定用于该源极的该区域中的该扩散屏障层上形成源极，以及在界定用于该汲极的该区域中形成汲极。

公开(公告)号：TW201724507A

公开(公告)日：2017-07-01

申请号：TW105126784

申请日：2016-08-22

申请人： 英特爾股份有限公司 ,  INTEL CORPORATION

发明人： 葛萊斯 格倫 ,  GLASS, GLENN A. ,  布拉澤 馬克 ,  BRAZIER, MARK ,  穆爾蒂 阿南德 ,  MURTHY, ANAND S. ,  甘尼 塔何 ,  GHANI, TAHIR ,  羅 歐文 ,  LOH, OWEN Y.

IPC分类号： H01L29/772 ,  H01L21/335

CPC分类号： H01L29/78 ,  B82Y10/00 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/8258 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/0673 ,  H01L29/66439 ,  H01L29/7391 ,  H01L29/775

摘要： 揭露用於電晶體通道區域介面之鈍化的技術。在一些情況下，待鈍化的電晶體通道區域介面包含半導體通道與閘極介電質之間的介面及/或子通道半導體材料與隔離材料之間的介面。舉例而言，可以使用氧化鋁(也稱為礬土)層來鈍化通道/閘極介面，其中通道材料包含矽鍺、鍺或III-V族材料。此技術可用於減少通道/閘極介面處的介面陷阱密度，並且此技術亦可用於在閘極最先和閘極最後之製程流程中鈍化通道/閘極介面。此技術亦可包含在子通道/隔離介面處的附加的鈍化層，以便例如避免引起額外的寄生電容損失。

简体摘要： 揭露用于晶体管信道区域界面之钝化的技术。在一些情况下，待钝化的晶体管信道区域界面包含半导体信道与闸极介电质之间的界面及/或子信道半导体材料与隔离材料之间的界面。举例而言，可以使用氧化铝(也称为矾土)层来钝化信道/闸极界面，其中信道材料包含硅锗、锗或III-V族材料。此技术可用于减少信道/闸极界面处的界面猫腻密度，并且此技术亦可用于在闸极最先和闸极最后之制程流程中钝化信道/闸极界面。此技术亦可包含在子信道/隔离界面处的附加的钝化层，以便例如避免引起额外的寄生电容损失。