利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

17 条记录 (耗时 0.015 秒)

    電阻式隨機存取記憶體之記憶胞及其製造方法
    1.
    发明专利
    電阻式隨機存取記憶體之記憶胞及其製造方法 审中-公开
    电阻式随机存取内存之记忆胞及其制造方法

    公开(公告)号：TW201349238A

    公开(公告)日：2013-12-01

    申请号：TW101119371

    申请日：2012-05-30

    申请人： 財團法人工業技術研究院 ,  INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE

    发明人： 李亨元 ,  LEE, HENG YUAN ,  辜佩儀 ,  GU, PEI YI ,  陳佑昇 ,  CHEN, YU SHENG

    IPC分类号： G11C13/00 ,  G11C11/16 ,  H01L21/8239

    CPC分类号： G11C13/0007 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/146 ,  H01L45/1633

    摘要： 一種電阻式隨機存取記憶體之記憶胞及其製造方法。所述方法包括形成第一電極。在第一電極上形成金屬氧化物層。在金屬氧化物層上形成電極緩衝疊層，其中電極緩衝疊層包括第一緩衝層以及第二緩衝層，第一緩衝層位於金屬氧化物層與第二緩衝層之間，第一緩衝層相對地不易與金屬氧化物層產生氧化反應，且第二緩衝層相對地容易與金屬氧化層產生氧化反應。在電極緩衝疊層上形成第二電極。

    简体摘要： 一种电阻式随机存取内存之记忆胞及其制造方法。所述方法包括形成第一电极。在第一电极上形成金属氧化物层。在金属氧化物层上形成电极缓冲叠层，其中电极缓冲叠层包括第一缓冲层以及第二缓冲层，第一缓冲层位于金属氧化物层与第二缓冲层之间，第一缓冲层相对地不易与金属氧化物层产生氧化反应，且第二缓冲层相对地容易与金属氧化层产生氧化反应。在电极缓冲叠层上形成第二电极。

    電阻式隨機存取記憶胞以及電阻式隨機存取記憶模組
    3.
    发明专利
    電阻式隨機存取記憶胞以及電阻式隨機存取記憶模組 审中-公开
    电阻式随机存取记忆胞以及电阻式随机存取记忆模块

    公开(公告)号：TW201327784A

    公开(公告)日：2013-07-01

    申请号：TW101107499

    申请日：2012-03-06

    申请人： 財團法人工業技術研究院 ,  INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE

    发明人： 陳達 ,  CHEN, FREDERICK T. ,  李亨元 ,  LEE, HENG YUAN ,  陳佑昇 ,  CHEN, YU SHENG

    IPC分类号： H01L27/10 ,  H01L49/00

    CPC分类号： G11C13/0007 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2213/51 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146

    摘要： 一種電阻式隨機存取記憶胞，其包括一第一電極、一第二電極以及多組重覆排列之薄膜。各組薄膜包括一電阻變化層、一阻障層以及一位於電阻變化層與阻障層之間的離子交換層，其中電阻變化層、阻障層以及離子交換層各層的厚度大於費米波長，且電阻變化層與離子交換層的厚度小於電子平均自由徑。此外，本申請案另提供一種電阻式隨機存取記憶模組，其包括前述之電阻式隨機存取記憶胞。

    简体摘要： 一种电阻式随机存取记忆胞，其包括一第一电极、一第二电极以及多组重复排列之薄膜。各组薄膜包括一电阻变化层、一阻障层以及一位于电阻变化层与阻障层之间的离子交换层，其中电阻变化层、阻障层以及离子交换层各层的厚度大于费米波长，且电阻变化层与离子交换层的厚度小于电子平均自由径。此外，本申请案另提供一种电阻式随机存取记忆模块，其包括前述之电阻式随机存取记忆胞。

    電阻式記憶體及其寫入驗證方法
    7.
    发明专利
    電阻式記憶體及其寫入驗證方法 审中-公开
    电阻式内存及其写入验证方法

    公开(公告)号：TW201310453A

    公开(公告)日：2013-03-01

    申请号：TW100131032

    申请日：2011-08-30

    申请人： 財團法人工業技術研究院 ,  INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE

    发明人： 李亨元 ,  LEE, HENG YUAN ,  陳佑昇 ,  CHEN, YU SHENG

    IPC分类号： G11C13/00

    CPC分类号： G11C13/0002 ,  G11C13/0007 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0071 ,  G11C2213/79

    摘要： 一種電阻式記憶體，包括一電晶體以及一可變電阻。電晶體具有一閘極、一源極以及一汲極。可變電阻耦接於汲極與一節點之間。在一設定期間，閘極接收一第一閘電壓，源極接收一第一源電壓，節點接收一第一汲電壓。第一源電壓等於一接地電壓。在設定期間後，若可變電阻的阻抗未小於一第一預設值時，則進入一第一驗證期間。在第一驗證期間中，閘極接收一第二閘電壓，節點接收一第二汲電壓，源極接收一第二源電壓。第二汲電壓小於第一汲電壓，第二源電壓等於接地電壓。

    简体摘要： 一种电阻式内存，包括一晶体管以及一可变电阻。晶体管具有一闸极、一源极以及一汲极。可变电阻耦接于汲极与一节点之间。在一设置期间，闸极接收一第一闸电压，源极接收一第一源电压，节点接收一第一汲电压。第一源电压等于一接地电压。在设置期间后，若可变电阻的阻抗未小于一第一默认值时，则进入一第一验证期间。在第一验证期间中，闸极接收一第二闸电压，节点接收一第二汲电压，源极接收一第二源电压。第二汲电压小于第一汲电压，第二源电压等于接地电压。

    鐵電記憶體及其製造方法
    8.
    发明专利
    鐵電記憶體及其製造方法 审中-公开
    铁电内存及其制造方法

    公开(公告)号：TW202018872A

    公开(公告)日：2020-05-16

    申请号：TW107140212

    申请日：2018-11-13

    申请人： 財團法人工業技術研究院 ,  INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE

    发明人： 王志耀 ,  WANG, CHIH YAO ,  李亨元 ,  LEE, HENG YUAN ,  葉伯淳 ,  YEH, PO CHUN ,  林雨德 ,  LIN, YU DE ,  徐建華 ,  HSU, CHIEN HUA

    IPC分类号： H01L21/8246 ,  H01L27/105 ,  H01L27/11517 ,  G11C11/22

    摘要： 一種鐵電記憶體，包括有一基板，並於該基板上形成一或多個溝槽，該溝槽的表面上設置有一第一導電層與一第二導電層及位於該第一導電層與該第二導電層間的一鐵電薄膜層，該第二導電層上堆疊有一第一填充材料層、一第二填充材料層及一第三填充材料層，該第二填充材料層的熱膨脹係數大於第一填充材料層與第三填充材料層的熱膨脹係數；及該鐵電薄膜層經過熱處理形成結晶態時，利用該第一填充材料層、該第二填充材料層及該第三填充材料層遇熱處理膨脹特性而對鐵電薄膜層施加一壓縮應力。本發明另提供一種鐵電記憶體之製造方法。

    简体摘要： 一种铁电内存，包括有一基板，并于该基板上形成一或多个沟槽，该沟槽的表面上设置有一第一导电层与一第二导电层及位于该第一导电层与该第二导电层间的一铁电薄膜层，该第二导电层上堆栈有一第一填充材料层、一第二填充材料层及一第三填充材料层，该第二填充材料层的热膨胀系数大于第一填充材料层与第三填充材料层的热膨胀系数；及该铁电薄膜层经过热处理形成结晶态时，利用该第一填充材料层、该第二填充材料层及该第三填充材料层遇热处理膨胀特性而对铁电薄膜层施加一压缩应力。本发明另提供一种铁电内存之制造方法。