公开(公告)号：US08685627B2

公开(公告)日：2014-04-01

申请号：US12266459

申请日：2008-11-06

申请人： Ki Lyoung Lee ,  Cheol Kyu Bok ,  Keum Do Ban ,  Jung Gun Heo

发明人： Ki Lyoung Lee ,  Cheol Kyu Bok ,  Keum Do Ban ,  Jung Gun Heo

IPC分类号： H01L21/02

CPC分类号： H01L21/308 ,  H01L21/0337

摘要： A method for manufacturing a semiconductor device includes forming an etch-target layer over a semiconductor substrate having a lower structure, forming a first mask pattern over the etch-target layer, forming a spacer material layer with a uniform thickness over the etch-target layer including the first mask pattern, forming a second mask pattern on an indented region of the space material layer, and etching the etch-target layer with the first mask pattern and the second mask pattern as an etch mask to form a fine pattern.

摘要翻译： 一种用于制造半导体器件的方法包括在具有较低结构的半导体衬底上形成蚀刻目标层，在蚀刻靶层上形成第一掩模图案，在蚀刻靶层上形成均匀厚度的间隔物材料层 包括第一掩模图案，在空间材料层的凹陷区域上形成第二掩模图案，并且用第一掩模图案和第二掩模图案蚀刻蚀刻目标层作为蚀刻掩模以形成精细图案。

公开(公告)号：US20120083126A1

公开(公告)日：2012-04-05

申请号：US12982814

申请日：2010-12-30

申请人： Ki Lyoung LEE ,  Jin Soo KIM

发明人： Ki Lyoung LEE ,  Jin Soo KIM

IPC分类号： H01L21/311

CPC分类号： H01L21/3086 ,  H01L27/11521

摘要： A method for forming a semiconductor device includes forming a partition line pattern and a partition pad pattern connected to an end part of the partition line pattern over the semiconductor substrate. Spacer insulation layers are formed at sidewalls of the partition line pattern and the partition pad pattern. A gap-filling layer is formed between the spacer insulation layers. A first cutting mask pattern is formed to expose a connecting part between the partition line pattern and the partition pad pattern. The partition line pattern and the gap-filling layer adjacent to the spacer insulation layer are removed using the first cutting mask pattern as a mask. A second cutting mask pattern including a first pattern and a second pattern are formed. The spacer insulation layer is removed using the second cutting mask pattern as a mask to form a gate trench in the substrate.

摘要翻译： 一种形成半导体器件的方法包括在半导体衬底上形成分隔线图案和与分隔线图案的端部连接的分隔垫图案。 间隔绝缘层形成在分隔线图案和分隔垫图案的侧壁处。 在间隔绝缘层之间形成间隙填充层。 形成第一切割掩模图案以暴露分隔线图案和分隔垫图案之间的连接部分。 使用第一切割掩模图案作为掩模去除与间隔绝缘层相邻的分隔线图案和间隙填充层。 形成包括第一图案和第二图案的第二切割掩模图案。 使用第二切割掩模图案作为掩模去除间隔绝缘层，以在基板中形成栅极沟槽。

公开(公告)号：US20090162792A1

公开(公告)日：2009-06-25

申请号：US12163836

申请日：2008-06-27

申请人： Ki Lyoung LEE

发明人： Ki Lyoung LEE

IPC分类号： H01L21/311 ,  H01L21/02

CPC分类号： H01L21/28123 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32139

摘要： A spacer is formed on side and top portions of a photoresist pattern after a mask process is performed so that the spacer may be used as an etching mask. The spacer is formed using a polymer deposition layer which is a low temperature oxide or nitride that can be deposited on side and top portions of the photoresist pattern at 75˜220° C. after the mask process is performed. A method for manufacturing a semiconductor device includes forming a bottom anti-reflection coating film on an etch-target layer, patterning a photoresist layer formed on the bottom anti-reflection coating film, forming an insulation layer on a patterned photoresist layer and the bottom anti-reflection coating film, etching back the insulation layer to form a spacer on sidewalls of the patterned photoresist layer, and etching the bottom anti-reflection coating film and the etching target layer exposed by the spacer to form a fine pattern.

摘要翻译： 在执行掩模处理之后，在光致抗蚀剂图案的侧部和顶部上形成间隔物，使得间隔物可以用作蚀刻掩模。 间隔物是使用聚合物沉积层形成的，该聚合物沉积层是在进行掩模处理之后可以在75〜220℃下沉积在光致抗蚀剂图案的侧部和顶部的低温氧化物或氮化物。 一种制造半导体器件的方法包括在蚀刻目标层上形成底部防反射涂膜，对形成在底部抗反射涂膜上的光刻胶层进行构图，在图案化的光致抗蚀剂层上形成绝缘层， 对反射涂膜进行蚀刻，在图案化的光致抗蚀剂层的侧壁上蚀刻隔离层，并蚀刻由间隔物露出的底部防反射涂膜和蚀刻目标层，形成精细图案。

公开(公告)号：US08389400B2

公开(公告)日：2013-03-05

申请号：US12650222

申请日：2009-12-30

申请人： Ki Lyoung Lee ,  Sa Ro Han Park

发明人： Ki Lyoung Lee ,  Sa Ro Han Park

IPC分类号： H01L21/4763

CPC分类号： H01L21/0337

摘要： A method of forming fine patterns of a semiconductor device comprises forming sacrificial film patterns of a line type in a cell region of a semiconductor substrate and, at the same time, forming pad patterns in a peripheral region of the semiconductor substrate, forming a spacer on sidewalls of each of the sacrificial film patterns and the pad patterns, forming a gap-fill layer on sidewalls of the spacers to thereby form line and space patterns, including the sacrificial film patterns and the gap-fill layers, in the cell region, and separating the line and space patterns of the cell region at regular intervals and, at the same time, etching the pad patterns of the peripheral region to thereby form specific patterns in the peripheral region.

摘要翻译： 形成半导体器件的精细图案的方法包括在半导体衬底的单元区域中形成线型的牺牲膜图案，并且同时在半导体衬底的周边区域中形成衬垫图案，形成间隔物 每个牺牲膜图案和焊盘图案的侧壁，在间隔物的侧壁上形成间隙填充层，从而在单元区域中形成包括牺牲膜图案和间隙填充层的线和间隔图案，以及 以规则的间隔分离单元区域的线和空间图案，并且同时蚀刻周边区域的焊盘图案，从而在周边区域中形成特定图案。

公开(公告)号：US08304174B2

公开(公告)日：2012-11-06

申请号：US12164071

申请日：2008-06-29

申请人： Ki Lyoung Lee ,  Cheol Kyu Bok

发明人： Ki Lyoung Lee ,  Cheol Kyu Bok

IPC分类号： G03F7/20

CPC分类号： H01L21/0337 ,  H01L21/28273 ,  H01L27/11521 ,  H01L27/11524

摘要： A method for fabricating a semiconductor device includes forming a first mask pattern over an etch target layer, forming a second mask pattern over the etch target layer, forming spacers at sidewalls of the first mask pattern and the second mask pattern, and etching the etch target layer with an etching mask where the second mask pattern is removed. The method improves a profile of a pad pattern and critical dimension uniformity.

摘要翻译： 一种用于制造半导体器件的方法包括在蚀刻目标层上形成第一掩模图案，在蚀刻目标层上形成第二掩模图案，在第一掩模图案和第二掩模图案的侧壁处形成间隔物，并蚀刻蚀刻靶 层，其中除去第二掩模图案的蚀刻掩模。 该方法改善了焊盘图案的轮廓和临界尺寸均匀性。

公开(公告)号：US07989145B2

公开(公告)日：2011-08-02

申请号：US11964693

申请日：2007-12-26

申请人： Ki Lyoung Lee ,  Cheol Kyu Bok

发明人： Ki Lyoung Lee ,  Cheol Kyu Bok

IPC分类号： G03F7/26

CPC分类号： H01L21/0276 ,  G03F7/091 ,  H01L21/0273 ,  H01L21/0338 ,  H01L21/31144

摘要： A method for forming a fine pattern of a semiconductor device comprises forming a spin-on-carbon layer over an underlying layer, forming an anti-reflection pattern including a silicon containing polymer with a first etching mask pattern, forming a photoresist pattern including a silicon containing polymer with a second etching mask pattern between elements of the first etching mask pattern, and etching the spin-on-carbon layer with the etching mask patterns to reduce the process steps and the manufacturing cost, thereby obtaining a uniform pattern profile.

摘要翻译： 用于形成半导体器件的精细图案的方法包括在下层上形成自旋碳层，用第一蚀刻掩模图形成包含含硅聚合物的抗反射图案，形成包括硅的光致抗蚀剂图案 在第一蚀刻掩模图案的元件之间具有第二蚀刻掩模图案，并用蚀刻掩模图案蚀刻自旋碳层，以减少工艺步骤和制造成本，从而获得均匀的图案轮廓。

公开(公告)号：US20090170035A1

公开(公告)日：2009-07-02

申请号：US12164071

申请日：2008-06-29

申请人： Ki Lyoung LEE ,  Cheol Kyu Bok

发明人： Ki Lyoung LEE ,  Cheol Kyu Bok

IPC分类号： H01L21/302 ,  H01L21/02 ,  H01L21/20

CPC分类号： H01L21/0337 ,  H01L21/28273 ,  H01L27/11521 ,  H01L27/11524

摘要： A method for fabricating a semiconductor device includes forming a first mask pattern over an etch target layer, forming a second mask pattern over the etch target layer, forming spacers at sidewalls of the first mask pattern and the second mask pattern, and etching the etch target layer with an etching mask where the second mask pattern is removed. The method improves a profile of a pad pattern and critical dimension uniformity.

摘要翻译： 一种用于制造半导体器件的方法包括在蚀刻目标层上形成第一掩模图案，在蚀刻目标层上形成第二掩模图案，在第一掩模图案和第二掩模图案的侧壁处形成间隔物，并蚀刻蚀刻靶 层，其中除去第二掩模图案的蚀刻掩模。 该方法改善了焊盘图案的轮廓和临界尺寸均匀性。

公开(公告)号：US20080160698A1

公开(公告)日：2008-07-03

申请号：US11752873

申请日：2007-05-23

申请人： Ki-Lyoung LEE

发明人： Ki-Lyoung LEE

IPC分类号： H01L21/336

CPC分类号： H01L29/78 ,  H01L29/66537 ,  H01L29/66621

摘要： A method for fabricating a semiconductor device includes forming an isolation structure using a pad insulation layer for device isolation. A hard mask pattern forming a plurality of recesses is formed over an upper portion of a substrate including the pad insulation layer. The pad insulation layer and the substrate are etched using the hard mask pattern as a mask to form a certain recess pattern. A cell channel ion implantation process is performed using a patterned pad insulation layer as an ion implantation barrier to form a plurality of local channel regions. A gate pattern is then formed over the certain recess pattern.

摘要翻译： 一种用于制造半导体器件的方法包括使用用于器件隔离的焊盘绝缘层来形成隔离结构。 在包括衬垫绝缘层的衬底的上部上形成形成多个凹部的硬掩模图案。 使用硬掩模图案作为掩模蚀刻焊盘绝缘层和基板以形成一定的凹部图案。 使用图案化的衬垫绝缘层作为离子注入势垒来进行电池沟道离子注入工艺以形成多个局部沟道区。 然后在特定凹槽图案上形成栅极图案。

公开(公告)号：US20080009138A1

公开(公告)日：2008-01-10

申请号：US11739651

申请日：2007-04-24

申请人： Ki Lyoung Lee

发明人： Ki Lyoung Lee

IPC分类号： H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338

摘要： A method for forming a pattern of a semiconductor device comprises sequentially forming a carbon-rich polymer, an antireflection film containing silicon, and a photoresist film over a semiconductor substrate. A double patterning process is then performed. The double patterning process may be a negative tone double patterning process or a positive tone double patterning process.

摘要翻译： 用于形成半导体器件的图案的方法包括在半导体衬底上依次形成富含碳的聚合物，含硅的抗反射膜和光致抗蚀剂膜。 然后进行双重图案化处理。 双重图案化工艺可以是负色调双重图案化工艺或正色调双重图案化工艺。

公开(公告)号：US08129094B2

公开(公告)日：2012-03-06

申请号：US12163836

申请日：2008-06-27

申请人： Ki Lyoung Lee

发明人： Ki Lyoung Lee

IPC分类号： G03F7/26

CPC分类号： H01L21/28123 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/32139

摘要： A spacer is formed on side and top portions of a photoresist pattern after a mask process is performed so that the spacer may be used as an etching mask. The spacer is formed using a polymer deposition layer which is a low temperature oxide or nitride that can be deposited on side and top portions of the photoresist pattern at 75˜220° C. after the mask process is performed. A method for manufacturing a semiconductor device includes forming a bottom anti-reflection coating film on an etch-target layer, patterning a photoresist layer formed on the bottom anti-reflection coating film, forming an insulation layer on a patterned photoresist layer and the bottom anti-reflection coating film, etching back the insulation layer to form a spacer on sidewalls of the patterned photoresist layer, and etching the bottom anti-reflection coating film and the etching target layer exposed by the spacer to form a fine pattern.

摘要翻译： 在执行掩模处理之后，在光致抗蚀剂图案的侧部和顶部上形成间隔物，使得间隔物可以用作蚀刻掩模。 间隔物是使用聚合物沉积层形成的，该聚合物沉积层是在进行掩模处理之后可以在75〜220℃下沉积在光刻胶图案的侧面和顶部的低温氧化物或氮化物。 一种制造半导体器件的方法包括在蚀刻目标层上形成底部防反射涂膜，对形成在底部抗反射涂膜上的光刻胶层进行构图，在图案化的光致抗蚀剂层上形成绝缘层， 对反射涂膜进行蚀刻，在图案化的光致抗蚀剂层的侧壁上蚀刻隔离层，并蚀刻由间隔物露出的底部防反射涂膜和蚀刻目标层，形成精细图案。