公开(公告)号：US06727149B1

公开(公告)日：2004-04-27

申请号：US09732976

申请日：2000-12-07

申请人： Srinath Krishnan ,  Witold P. Maszara ,  Zoran Krivokapic

发明人： Srinath Krishnan ,  Witold P. Maszara ,  Zoran Krivokapic

IPC分类号： H01L21336

CPC分类号： H01L29/78696 ,  H01L21/26586 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/66772 ,  H01L29/78621

摘要： A method of making a Silicon-on-Insulator (SOI) transistor includes forming a body layer that is fully depleted when the SOI transistor is in a conductive state and forming first p+ regions adjacent each of the SOI transistor source/drain regions to adjust the SOI transistor threshold voltage. To suppress punch-through current, an additional implant step is carried out to form second p+ regions adjacent first implant regions.

摘要翻译： 一种制造绝缘体上硅晶体管（SOI）晶体管的方法包括形成当SOI晶体管处于导通状态时完全耗尽的体层，并且形成与SOI晶体管源极/漏极区域相邻的第一p +区域 调整SOI晶体管的阈值电压。 为了抑制穿通电流，进行另外的注入步骤以形成与第一注入区域相邻的第二p +区域。

公开(公告)号：US06815297B1

公开(公告)日：2004-11-09

申请号：US10081361

申请日：2002-02-21

申请人： Zoran Krivokapic ,  Witold P. Maszara

发明人： Zoran Krivokapic ,  Witold P. Maszara

IPC分类号： H01L21336

CPC分类号： H01L29/78696 ,  H01L29/4908 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/78618

摘要： A fully depleted SOI FET and methods of formation are disclosed. The FET includes a layer of semiconductor material disposed over an insulating layer, the insulating layer disposed over a semiconductor substrate. A source, a drain and a body disposed between the source and the drain are formed from the layer of semiconductor material. The layer of semiconductor material is etched such that a thickness of the body is less than a thickness of the source and the drain and such that a recess is formed in the layer of semiconductor material over the body. A gate is formed at least in part in the recess. The gate defines a channel in the body and includes a gate electrode spaced apart from the body by a high-K gate dielectric.

摘要翻译： 公开了一种完全耗尽的SOI FET及其形成方法。 FET包括设置在绝缘层上的半导体材料层，绝缘层设置在半导体衬底上。 设置在源极和漏极之间的源极，漏极和主体由半导体材料层形成。 蚀刻半导体材料层，使得主体的厚度小于源极和漏极的厚度，并且使得在半导体材料层上形成凹部。 门至少部分地形成在凹部中。 栅极限定了主体中的通道，并且包括通过高K栅极电介质与主体间隔开的栅电极。

公开(公告)号：US06541821B1

公开(公告)日：2003-04-01

申请号：US09732952

申请日：2000-12-07

申请人： Srinath Krishnan ,  Witold P. Maszara ,  Zoran Krivokapic

发明人： Srinath Krishnan ,  Witold P. Maszara ,  Zoran Krivokapic

IPC分类号： H01L2972

CPC分类号： H01L29/78696 ,  H01L29/66772 ,  H01L29/78612 ,  H01L29/78621

摘要： A Silicon-on-Insulator (SOI) transistor includes an intrinsic body layer that is fully depleted when in a conductive state. The transistor includes a shallow pocket of dopants adjacent to each of its source and drain regions. The shallow pockets are of a conductivity type opposite to that of the source and drain regions and raise the threshold voltage of the transistor. The transistor also includes a deep pocket of dopants adjacent each of the source and drain regions to suppress the punch-through current.

摘要翻译： 绝缘体上硅绝缘体（SOI）晶体管包括在导电状态下完全耗尽的本征体层。 晶体管包括与其源极和漏极区域中的每一个相邻的掺杂物的浅阱。 浅槽口具有与源极和漏极区域相反的导电类型，并提高晶体管的阈值电压。 晶体管还包括与源极和漏极区域中的每一个相邻的掺杂剂的深口袋，以抑制穿通电流。

公开(公告)号：US08502283B2

公开(公告)日：2013-08-06

申请号：US11926655

申请日：2007-10-29

申请人： Qi Xiang ,  Niraj Subba ,  Witold P. Maszara ,  Zoran Krivokapic ,  Ming-Ren Lin

发明人： Qi Xiang ,  Niraj Subba ,  Witold P. Maszara ,  Zoran Krivokapic ,  Ming-Ren Lin

IPC分类号： H01L29/78

CPC分类号： H01L29/66772 ,  H01L29/66636 ,  H01L29/7842 ,  H01L29/7848 ,  H01L29/78639 ,  H01L29/78684 ,  Y10S438/938

摘要： A semiconductor substrate is provided having an insulator thereon with a semiconductor layer on the insulator. A deep trench isolation is formed, introducing strain to the semiconductor layer. A gate dielectric and a gate are formed on the semiconductor layer. A spacer is formed around the gate, and the semiconductor layer and the insulator are removed outside the spacer. Recessed source/drain are formed outside the spacer.

摘要翻译： 提供了一种在绝缘体上具有半导体层的绝缘体的半导体衬底。 形成深沟槽隔离，向半导体层引入应变。 栅极电介质和栅极形成在半导体层上。 在栅极周围形成间隔物，并且将半导体层和绝缘体去除在间隔物的外部。 凹陷的源极/漏极形成在间隔物外部。

公开(公告)号：US07306997B2

公开(公告)日：2007-12-11

申请号：US10986399

申请日：2004-11-10

申请人： Qi Xiang ,  Niraj Subba ,  Witold P. Maszara ,  Zoran Krivokapic ,  Ming-Ren Lin

发明人： Qi Xiang ,  Niraj Subba ,  Witold P. Maszara ,  Zoran Krivokapic ,  Ming-Ren Lin

IPC分类号： H01L21/336

CPC分类号： H01L29/66772 ,  H01L29/66636 ,  H01L29/7842 ,  H01L29/7848 ,  H01L29/78639 ,  H01L29/78684 ,  Y10S438/938

摘要： A semiconductor substrate is provided having an insulator thereon with a semiconductor layer on the insulator. A deep trench isolation is formed, introducing strain to the semiconductor layer. A gate dielectric and a gate are formed on the semiconductor layer. A spacer is formed around the gate, and the semiconductor layer and the insulator are removed outside the spacer. Recessed source/drain are formed outside the spacer.

摘要翻译： 提供了一种在绝缘体上具有半导体层的绝缘体的半导体衬底。 形成深沟槽隔离，向半导体层引入应变。 栅极电介质和栅极形成在半导体层上。 在栅极周围形成间隔物，并且将半导体层和绝缘体去除在间隔物的外部。 凹陷的源极/漏极形成在间隔物外部。

公开(公告)号：US20140015015A1

公开(公告)日：2014-01-16

申请号：US13545621

申请日：2012-07-10

申请人： Zoran Krivokapic ,  Bhagawan Sahu

发明人： Zoran Krivokapic ,  Bhagawan Sahu

IPC分类号： H01L21/20 ,  H01L29/78

CPC分类号： H01L29/51 ,  H01L21/02527 ,  H01L21/0262 ,  H01L21/02628 ,  H01L21/02664 ,  H01L29/4966 ,  H01L29/785

摘要： One illustrative device disclosed herein includes at least one fin comprised of a semiconducting material, a layer of gate insulation material positioned adjacent an outer surface of the fin, a gate electrode comprised of graphene positioned on the layer of gate insulation material around at least a portion of the fin, and an insulating material formed on the gate electrode.

摘要翻译： 本文公开的一个说明性装置包括至少一个由半导体材料构成的鳍片，邻近翅片的外表面定位的栅极绝缘材料层，由石墨烯组成的栅电极，栅极电极定位在栅极绝缘材料层周围的至少一部分 并且形成在栅电极上的绝缘材料。

公开(公告)号：US08580660B2

公开(公告)日：2013-11-12

申请号：US13523603

申请日：2012-06-14

申请人： Ming-Ren Lin ,  Judy Xilin An ,  Zoran Krivokapic ,  Cyrus E. Tabery ,  Haihong Wang ,  Bin Yu

发明人： Ming-Ren Lin ,  Judy Xilin An ,  Zoran Krivokapic ,  Cyrus E. Tabery ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L29/72

CPC分类号： H01L29/785 ,  H01L29/42384 ,  H01L29/66795 ,  H01L29/66818

摘要： A double gate metal-oxide semiconductor field-effect transistor (MOSFET) includes a fin, a first gate and a second gate. The first gate is formed on top of the fin. The second gate surrounds the fin and the first gate. In another implementation, a triple gate MOSFET includes a fin, a first gate, a second gate, and a third gate. The first gate is formed on top of the fin. The second gate is formed adjacent the fin. The third gate is formed adjacent the fin and opposite the second gate.

摘要翻译： 双栅极金属氧化物半导体场效应晶体管（MOSFET）包括鳍状物，第一栅极和第二栅极。 第一个门形成在鳍的顶部。 第二个门围绕翅片和第一个门。 在另一实施方案中，三栅极MOSFET包括鳍片，第一栅极，第二栅极和第三栅极。 第一个门形成在鳍的顶部。 第二个门形成在翅片附近。 第三栅极形成在翅片附近并与第二栅极相对。

公开(公告)号：US08102000B2

公开(公告)日：2012-01-24

申请号：US12082637

申请日：2008-04-10

申请人： Zoran Krivokapic

发明人： Zoran Krivokapic

IPC分类号： H01L29/49

CPC分类号： H01L29/78684 ,  G11C2211/4016 ,  H01L27/108 ,  H01L27/10802 ,  H01L27/1203 ,  H01L29/7841 ,  H01L29/7842

摘要： According to one exemplary embodiment, a p-channel germanium on insulator (GOI) one transistor memory cell comprises a buried oxide (BOX) layer formed over a bulk substrate, and a gate formed over a gate dielectric layer situated over a germanium layer formed over the buried oxide (BOX) layer. A source region is formed in the germanium layer adjacent to a channel region underlying the gate and overlaying the BOX layer, and a drain region is formed in the germanium layer adjacent to the channel region. The source region and the drain region are implanted with a p-type dopant. In one embodiment, a p-channel GOI one transistor memory cell is implemented as a capacitorless dynamic random access memory (DRAM) cell. In one embodiment, a plurality of p-channel GOI one transistor memory cells are included in a memory array.

摘要翻译： 根据一个示例性实施例，绝缘体上的p沟道锗（GOI）一个晶体管存储单元包括在体衬底上形成的掩埋氧化物（BOX）层，以及形成在位于锗层上方的栅介质层上的栅极 掩埋氧化物（BOX）层。 源极区域形成在与栅极下方的沟道区相邻的锗层中，并覆盖BOX层，并且在与沟道区相邻的锗层中形成漏极区。 源极区和漏极区注入p型掺杂剂。 在一个实施例中，p沟道GOI一晶体管存储单元被实现为无电容动态随机存取存储器（DRAM）单元。 在一个实施例中，多个p沟道GOI一个晶体管存储单元包括在存储器阵列中。

公开(公告)号：US20100051960A1

公开(公告)日：2010-03-04

申请号：US12201851

申请日：2008-08-29

申请人： An Chen ,  Zoran Krivokapic

发明人： An Chen ,  Zoran Krivokapic

IPC分类号： H01L29/16 ,  H01L21/04

CPC分类号： H01L29/78684 ,  H01L29/1606 ,  H01L29/66742 ,  H01L29/7781

摘要： A graphene-based device is formed with a trench in one or more layers of material, a graphene layer within the trench, and a device structure on the graphene layer and within the trench. Fabrication techniques includes forming a trench defined by one or more layers of material, forming a graphene layer within the trench, and forming a device structure on the graphene layer and within the trench.

摘要翻译： 基于石墨烯的器件形成有一层或多层材料中的沟槽，沟槽内的石墨烯层，以及石墨烯层和沟槽内的器件结构。 制造技术包括形成由一层或多层材料限定的沟槽，在沟槽内形成石墨烯层，并在石墨烯层和沟槽内形成器件结构。

公开(公告)号：US07235436B1

公开(公告)日：2007-06-26

申请号：US10614051

申请日：2003-07-08

申请人： Ming-Ren Lin ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

发明人： Ming-Ren Lin ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L21/84

CPC分类号： H01L21/845 ,  H01L27/1211 ,  H01L29/66795 ,  H01L29/785

摘要： A method for doping fin structures in FinFET devices includes forming a first glass layer on the fin structure of a first area and a second area. The method further includes removing the first glass layer from the second area, forming a second glass layer on the fin structure of the first area and the second area, and annealing the first area and the second area to dope the fin structures.

摘要翻译： 在FinFET器件中掺杂鳍结构的方法包括在第一区域和第二区域的鳍结构上形成第一玻璃层。 该方法还包括从第二区域去除第一玻璃层，在第一区域和第二区域的翅片结构上形成第二玻璃层，并退火第一区域和第二区域以掺杂翅片结构。