-
公开(公告)号：US08631257B2
公开(公告)日：2014-01-14
申请号：US13445809
申请日：2012-04-12
IPC分类号： G06F1/16
CPC分类号： G06F1/3203
摘要： Embodiments of a system for receiving power management guidelines from a first plurality of components of a system, and developing a power management policy to manage one or more of a second plurality of components of the system based at least in part on the received power management guidelines. Other embodiments are described.
摘要翻译： 用于从系统的第一多个组件接收功率管理指南的系统的实施例，以及至少部分地基于所接收的功率管理指南来开发用于管理系统的第二多个组件中的一个或多个的功率管理策略 。 描述其他实施例。
-
公开(公告)号：US08332675B2
公开(公告)日：2012-12-11
申请号：US13213353
申请日：2011-08-19
申请人： Seh W. Kwa , Robert Gough , Neil Songer , Jaya L. Jeyaseelan , Barnes Cooper , Nilesh V. Shah
发明人： Seh W. Kwa , Robert Gough , Neil Songer , Jaya L. Jeyaseelan , Barnes Cooper , Nilesh V. Shah
CPC分类号： G06F1/3203 , G06F1/3246 , G06F1/329 , Y02D10/24
摘要： In some embodiments, an electronic apparatus comprises at least one processor, a plurality of components, and a policy engine comprising logic to receive latency data from one or more components in the electronic device, compute a minimum latency tolerance value from the latency data, and determine a power management policy from the minimum latency tolerance value.
摘要翻译： 在一些实施例中，电子设备包括至少一个处理器，多个组件以及包括用于从电子设备中的一个或多个组件接收等待时间数据的逻辑的策略引擎，从等待时间数据计算最小等待时间容差值，以及 从最小延迟容限值确定电源管理策略。
-
公开(公告)号：US20120198248A1
公开(公告)日：2012-08-02
申请号：US13445809
申请日：2012-04-12
IPC分类号： G06F1/00
CPC分类号： G06F1/3203
摘要： Embodiments of a system for receiving power management guidelines from a first plurality of components of a system, and developing a power management policy to manage one or more of a second plurality of components of the system based at least in part on the received power management guidelines. Other embodiments are described.
摘要翻译： 用于从系统的第一多个组件接收功率管理指南的系统的实施例，以及至少部分地基于所接收的功率管理指南来开发用于管理系统的第二多个组件中的一个或多个的功率管理策略 。 描述其他实施例。
-
公开(公告)号：US07606962B2
公开(公告)日：2009-10-20
申请号：US11975841
申请日：2007-10-22
申请人： Robert Gough , Barnes Cooper
发明人： Robert Gough , Barnes Cooper
CPC分类号： G06F1/3203 , G06F1/3253 , Y02D10/151 , Y02D50/20
摘要： In some embodiments, a system comprises a host system comprising an industry standard interface, a peripheral device coupled to the host device via the industry standard interface, and logic in the host system to confirm that the host device supports an enhanced feature, identify at least one pin on the industry standard interface on which the enhanced feature may be implemented, enable support for the enhanced feature on the at least one pin, and route communication traffic associated with the enhanced feature to the at least one pin. Other embodiments may be described.
摘要翻译： 在一些实施例中，系统包括主机系统，其包括工业标准接口，经由工业标准接口耦合到主机设备的外围设备以及主机系统中的逻辑，以确认主机设备支持增强特征，至少识别 可以在其上实现增强特征的工业标准接口上的一个引脚，使得能够支持至少一个引脚上的增强特征，并将与增强特征相关联的通信流量路由到至少一个引脚。 可以描述其他实施例。
-
公开(公告)号：US07598959B2
公开(公告)日：2009-10-06
申请号：US11169509
申请日：2005-06-29
CPC分类号： G09G5/006 , G09G3/3648 , G09G5/363 , G09G2330/021 , G09G2340/0435
摘要： Apparatus and systems, as well as methods and articles, may operate to update video display pixels. A video display bus can communicate data to a video display according to specified clock frequencies and a refresh time period. Power conservation can be enhanced by adjusting the specified clock frequencies and/or refresh time period to provide idle time on the video display bus.
摘要翻译： 设备和系统以及方法和物品可以操作来更新视频显示像素。 视频显示总线可以根据指定的时钟频率和刷新时间周期将数据传送到视频显示器。 可以通过调整指定的时钟频率和/或刷新时间来提高功率节省，从而在视频显示总线上提供空闲时间。
-
公开(公告)号：US20090006704A1
公开(公告)日：2009-01-01
申请号：US11975841
申请日：2007-10-22
申请人： Robert Gough , Barnes Cooper
发明人： Robert Gough , Barnes Cooper
IPC分类号： G06F13/14
CPC分类号： G06F1/3203 , G06F1/3253 , Y02D10/151 , Y02D50/20
摘要： In some embodiments, a system comprises a host system comprising an industry standard interface, a peripheral device coupled to the host device via the industry standard interface, and logic in the host system to confirm that the host device supports an enhanced feature, identify at least one pin on the industry standard interface on which the enhanced feature may be implemented, enable support for the enhanced feature on the at least one pin, and route communication traffic associated with the enhanced feature to the at least one pin. Other embodiments may be described.
摘要翻译： 在一些实施例中，系统包括主机系统，其包括工业标准接口，经由工业标准接口耦合到主机设备的外围设备以及主机系统中的逻辑，以确认主机设备支持增强特征，至少识别 可以在其上实现增强特征的工业标准接口上的一个引脚，使得能够支持至少一个引脚上的增强特征，并将与增强特征相关联的通信流量路由到至少一个引脚。 可以描述其他实施例。
-
公开(公告)号：US20080244191A1
公开(公告)日：2008-10-02
申请号：US11731755
申请日：2007-03-30
申请人： Barnes Cooper , Isaac Oram , Kirk Brannock , Robert Gough
发明人： Barnes Cooper , Isaac Oram , Kirk Brannock , Robert Gough
IPC分类号： G06F12/00
CPC分类号： G06F12/0802 , G06F12/0875 , G06F2212/601
摘要： In some embodiments, an apparatus comprises one or more processors supporting a system management mode, system management memory, and software controllable caching of memory, one or more memory modules, a memory controller, and a communication bus to couple the one or more memory modules to the memory controller. Other embodiments may be described.
摘要翻译： 在一些实施例中，一种装置包括支持系统管理模式，系统管理存储器和存储器的软件可控高速缓存，一个或多个存储器模块，存储器控制器和通信总线的一个或多个处理器，以耦合一个或多个存储器模块 到内存控制器。 可以描述其他实施例。
-
公开(公告)号：US07363411B2
公开(公告)日：2008-04-22
申请号：US10680615
申请日：2003-10-06
申请人： Grant H. Kobayashi , Barnes Cooper
发明人： Grant H. Kobayashi , Barnes Cooper
IPC分类号： G06F13/24
CPC分类号： G06F12/0284 , G06F9/5016 , G06F15/16
摘要： A method and apparatus for optimization of multiprocessor synchronization and allocation of system management memory space is herein described. When a system management interrupt (SMI) is received, a first processor checks the state of a second processor, which may be done by checking a storage medium storing values representative of the second processor's state. The first processor handles the SMI or waits for the second processor dependent on the state of the second processor. Furthermore, system management memory is allocated where a first system management memory space assigned to a first processor overlaps a second system management memory space assigned to a second processor, leaving first and second non-overlapping region.
摘要翻译： 这里描述了用于优化多处理器同步和分配系统管理存储器空间的方法和装置。 当接收到系统管理中断（SMI）时，第一处理器检查第二处理器的状态，其可以通过检查存储表示第二处理器状态的值的存储介质来完成。 第一个处理器处理SMI或等待第二个处理器取决于第二个处理器的状态。 此外，分配给第一处理器的第一系统管理存储器空间与分配给第二处理器的第二系统管理存储器空间重叠的系统管理存储器被分配，留下第一和第二非重叠区域。
-
公开(公告)号：US07145481B2
公开(公告)日：2006-12-05
申请号：US10676888
申请日：2003-09-30
申请人： Barnes Cooper
发明人： Barnes Cooper
CPC分类号： G06F21/83 , G06F2221/2105
摘要： A keyboard scan engine integrated on a chipset to initiate a keyscan process. The keyboard scan engine detects a key depression. When in a trusted mode, the keyboard scan engine transmits a key code, corresponding to the key depression, through a trusted internal bus interface. When in a non-trusted mode, the keyboard scan engine transmits the key code through an interface to be processed by an onboard keyboard controller.
摘要翻译： 集成在芯片组上的键盘扫描引擎，以启动键盘扫描过程。 键盘扫描引擎检测到按键。 在信任模式下，键盘扫描引擎通过可靠的内部总线接口传输与键按下相对应的键码。 当处于非信任模式时，键盘扫描引擎通过要由板载键盘控制器处理的接口来发送键码。
-
公开(公告)号：US07082542B2
公开(公告)日：2006-07-25
申请号：US10027392
申请日：2001-12-21
申请人： Barnes Cooper
发明人： Barnes Cooper
CPC分类号： G06F1/3203
摘要： In one embodiment of the invention, a processor state of a processor is determined upon expiration of a system management interrupt (SMI) timer. The processor state is one of an operational state and a low power state. The SMI timer is loaded with a timer value based on the processor state. The timer value is one of a first value and a second value. The processor is transitioned to one of the operational state and the low power state according to the processor state.
-
-
-
-
-
-
-
-
-
搜索结果
113 条记录 (耗时 0.03 秒)
