公开(公告)号：US20060094235A1

公开(公告)日：2006-05-04

申请号：US11150644

申请日：2005-06-10

申请人： Hae-Jung Lee ,  Jae-Seon Yu ,  Phil-Goo Kong

发明人： Hae-Jung Lee ,  Jae-Seon Yu ,  Phil-Goo Kong

IPC分类号： H01L21/4763 ,  H01L21/302

CPC分类号： H01L21/32137 ,  H01L27/105 ,  H01L27/1052

摘要： Disclosed is a method for fabricating a gate electrode in a semiconductor device. The method includes the steps of: forming a plurality of trenches on a substrate in a cell region; sequentially forming a gate oxide layer, a polysilicon layer, a metal silicide layer and an insulation layer for a hard mask on the substrate; forming a mask pattern for forming the gate electrode on the insulation layer; forming a hard mask pattern by etching the insulation layer by using the mask pattern as an etch mask; removing the mask pattern; etching the metal silicide layer by using the hard mask pattern until the polysilicon layer is exposed in the peripheral region; etching the polysilicon layer by using a gas including chlorine (Cl2), nitrogen (N2) and helium (He) until the gate oxide layer is exposed in the peripheral region; and etching the polysilicon layer remained in the cell region.

摘要翻译： 公开了一种在半导体器件中制造栅电极的方法。 该方法包括以下步骤：在单元区域中的衬底上形成多个沟槽; 在基板上依次形成栅极氧化物层，多晶硅层，金属硅化物层和硬掩模用绝缘层; 形成用于在绝缘层上形成栅电极的掩模图案; 通过使用掩模图案作为蚀刻掩模来蚀刻绝缘层来形成硬掩模图案; 去除掩模图案; 通过使用硬掩模图案蚀刻金属硅化物层，直到多晶硅层暴露在周边区域中; 通过使用包含氯（Cl 2 O 2），氮（N 2/2）和氦（He）的气体蚀刻多晶硅层，直到栅极氧化物层暴露在周边区域 ; 并蚀刻残留在单元区域中的多晶硅层。

公开(公告)号：US06524964B2

公开(公告)日：2003-02-25

申请号：US10159401

申请日：2002-05-30

申请人： Jae-Seon Yu

发明人： Jae-Seon Yu

IPC分类号： H01L21302

CPC分类号： H01L21/31116 ,  H01L21/31144 ,  H01L21/76802 ,  Y10S430/151 ,  Y10S438/95 ,  Y10S438/952

摘要： Disclosed is a method for forming contact by using the ArF lithography technology using a low-k dielectric sacrifice layer. The method comprises forming a layer to be etched on the semiconductor substrate, successively forming a low-k dielectric sacrifice layer and a hard mask on the etched layer, forming an anti-reflective layer and a photoresist pattern on the hard mask by using ArF lithography technology, selectively etching the anti-reflective layer and the hard mask and simultaneously removing the photoresist pattern when etching the hard mask, forming a contact hole exposing a surface of the semiconductor substrate by etching the low-k dielectric sacrifice layer and the layer by using the hard mask as a mask and removing the hard mask and the low-k dielectric sacrifice layer.

摘要翻译： 公开了通过使用低k介电牺牲层的ArF光刻技术形成接触的方法。 该方法包括在半导体衬底上形成待蚀刻的层，在蚀刻层上依次形成低k电介质牺牲层和硬掩模，通过使用ArF光刻在硬掩模上形成抗反射层和光刻胶图案 技术，在蚀刻硬掩模时选择性地蚀刻抗反射层和硬掩模，同时去除光致抗蚀剂图案，通过使用低k电介质牺牲层和该层蚀刻来形成暴露半导体衬底的表面的接触孔 硬掩模作为掩模并去除硬掩模和低k电介质牺牲层。

公开(公告)号：US08153519B1

公开(公告)日：2012-04-10

申请号：US12982123

申请日：2010-12-30

申请人： Jae-Seon Yu

发明人： Jae-Seon Yu

IPC分类号： H01L21/4763

CPC分类号： H01L21/76816 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144

摘要： A method for fabricating a semiconductor device includes depositing and stacking a hard mask layer and a sacrificial layer over an etch target layer forming a mask pattern with holes defined therein over the sacrificial layer, forming first pillars filling the holes; removing the mask pattern, forming second pillars by using the first pillars as an etch barrier and etching the sacrificial layer, forming spacers surrounding sidewalls of each second pillar, removing the second pillars, etching the hard mask layer by using the spacers as etch barriers to form a hard mask pattern, and forming a hole pattern by using the hard mask pattern as an etch barrier and etching the etch target layer.

摘要翻译： 一种用于制造半导体器件的方法包括：在蚀刻目标层之上沉积和堆叠形成掩模图案的硬掩模层和牺牲层，所述掩模图案在其上限定有牺牲层上的孔，形成填充孔的第一柱; 去除掩模图案，通过使用第一柱作为蚀刻势垒形成第二柱，并蚀刻牺牲层，形成围绕每个第二柱的侧壁的间隔物，去除第二柱，通过使用隔板作为蚀刻屏障来蚀刻硬掩模层 形成硬掩模图案，并通过使用硬掩模图案作为蚀刻阻挡层并蚀刻蚀刻目标层来形成孔图案。

公开(公告)号：US20080081449A1

公开(公告)日：2008-04-03

申请号：US11824295

申请日：2007-06-29

申请人： Yong-Tae Cho ,  Jae-Seon Yu

发明人： Yong-Tae Cho ,  Jae-Seon Yu

IPC分类号： H01L21/3205

CPC分类号： H01L21/3065 ,  H01L21/0223 ,  H01L21/02252 ,  H01L21/28114 ,  H01L21/3083 ,  H01L21/3086 ,  H01L21/31662 ,  H01L29/66621

摘要： A method for fabricating a semiconductor device includes etching a substrate to form a first trench pattern, forming spacers over sidewalls of the first trench pattern, etching a bottom portion of the first trench pattern using the spacers as a barrier to form a second trench pattern, performing an isotropic etching on the second trench pattern to round sidewalls of the second trench pattern and form a bulb pattern, and forming a gate over a recess pattern including the first trench pattern, the rounded second trench pattern and the bulb pattern.

摘要翻译： 一种用于制造半导体器件的方法包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成间隔物，使用间隔物蚀刻第一沟槽图案的底部以形成第二沟槽图案， 对所述第二沟槽图案执行各向同性蚀刻以使所述第二沟槽图案的侧壁成圆形并形成灯泡图案，以及在包括所述第一沟槽图案，所述第二沟槽图案和所述灯泡图案的凹陷图案之上形成栅极。

公开(公告)号：US20060094181A1

公开(公告)日：2006-05-04

申请号：US11149173

申请日：2005-06-10

申请人： Jae-Seon Yu ,  Phil-Goo Kong

发明人： Jae-Seon Yu ,  Phil-Goo Kong

IPC分类号： H01L21/8238 ,  H01L21/302

CPC分类号： H01L21/30608 ,  H01L21/28123 ,  H01L21/3081 ,  H01L21/823412 ,  H01L21/823437 ,  H01L21/823487 ,  H01L29/1037

摘要： Disclosed is a method for fabricating a semiconductor device capable of preventing a residue from being generated during etching a gate conductive layer and forming a plurality of trenches having an identical width in a substrate. The method includes: selectively etching a substrate by employing tetramethylammoniumhydroxide (TMAH) solution, thereby forming a plurality of trenches of which lateral slopes are gradual; and forming a plurality of gate patterns on the substrate such that each sloped portion of the trenches becomes a part of a channel of the individual gate pattern.

摘要翻译： 公开了一种制造半导体器件的方法，该半导体器件能够防止在蚀刻栅极导电层期间产生残留物，并且在衬底中形成具有相同宽度的多个沟槽。 该方法包括：通过使用四甲基氢氧化铵（TMAH）溶液来选择性地蚀刻底物，由此形成多个横向倾斜渐变的沟槽; 以及在所述衬底上形成多个栅极图案，使得所述沟槽的每个倾斜部分变成所述各个栅极图案的沟道的一部分。

公开(公告)号：US08796141B2

公开(公告)日：2014-08-05

申请号：US13441385

申请日：2012-04-06

申请人： Jae-Seon Yu

发明人： Jae-Seon Yu

IPC分类号： H01L21/44

CPC分类号： H01L21/76897 ,  H01L21/76811 ,  H01L21/76831 ,  H01L21/76877 ,  H01L27/10855 ,  H01L27/10885

摘要： A method for fabricating a semiconductor device includes forming a plurality of isolation patterns, isolated from each other by a plurality of trenches, over an underlying structure; forming a plurality of conductive lines filled in the trenches, forming contact holes by removing first portions of the isolation patterns, wherein the contact holes are defined by the plurality of conductive lines and second portions of the isolation patterns that remain after removing of the first portions of the isolation patterns, and forming plugs filled in the contact holes.

摘要翻译： 一种用于制造半导体器件的方法包括：通过多个沟槽在下面的结构上形成彼此隔离的多个隔离图案; 形成填充在沟槽中的多个导线，通过去除隔离图案的第一部分形成接触孔，其中接触孔由多个导线和隔离图案的第二部分限定，在去除第一部分之后， 的隔离图案，以及填充在接触孔中的插塞。

公开(公告)号：US07482257B2

公开(公告)日：2009-01-27

申请号：US11479287

申请日：2006-06-29

申请人： Jae-Seon Yu ,  Jong-Kuk Kim

发明人： Jae-Seon Yu ,  Jong-Kuk Kim

IPC分类号： H01L21/8242 ,  H01L21/44

CPC分类号： H01L21/76802 ,  H01L21/76829 ,  H01L27/10894 ,  H01L28/91

摘要： A method for forming a metal contact in a semiconductor device includes forming bit lines over a substrate defined into a cell region and a peripheral region, forming a first inter-layer dielectric (ILD) layer over the bit lines, forming a first etch stop layer over the first ILD layer, forming a capacitor in the cell region, forming a second etch stop layer over the substrate after the capacitor is formed, forming a second ILD layer over the second etch stop layer, performing a first etching process to etch portions of the second ILD layer and the second etch stop layer to thereby form first metal contact holes exposing the first etch stop layer, and performing a second etching process to etch portions of the first etch stop layer and the first ILD layer to thereby form second metal contact holes exposing the bit lines.

摘要翻译： 一种用于在半导体器件中形成金属接触的方法包括在限定在单元区域和周边区域中的衬底上形成位线，在位线之上形成第一层间电介质（ILD）层，形成第一蚀刻停止层 在第一ILD层上，在单元区域中形成电容器，在形成电容器之后在衬底上形成第二蚀刻停止层，在第二蚀刻停止层上形成第二ILD层，执行第一蚀刻工艺以蚀刻部分 第二ILD层和第二蚀刻停止层，从而形成暴露第一蚀刻停止层的第一金属接触孔，以及执行第二蚀刻工艺以蚀刻第一蚀刻停止层和第一ILD层的部分，从而形成第二金属接触 孔露出位线。

公开(公告)号：US07381605B2

公开(公告)日：2008-06-03

申请号：US11452036

申请日：2006-06-12

申请人： Jae-Seon Yu

发明人： Jae-Seon Yu

IPC分类号： H01L21/336

CPC分类号： H01L21/823842 ,  H01L21/823828 ,  H01L27/1052 ,  H01L27/10876 ,  H01L27/10894 ,  H01L29/66621

摘要： A method for fabricating a semiconductor device includes: forming a first polysilicon layer of a first conductive type over a substrate divided into a cell region and a peripheral region, the first polysilicon layer covering the peripheral region and opening predetermined recess portions of the cell region; etching the predetermined recess portions using the first polysilicon layer as an etch mask to form recesses; forming a second polysilicon layer of a second conductive type over the substrate in the cell region and the first polysilicon layer remaining in the peripheral region after the recesses are formed; selectively removing the second polysilicon layer formed over the remaining first polysilicon layer in the peripheral region; planarizing the second polysilicon layer in the cell region; and patterning the second polysilicon layer in the cell region and the first polysilicon layer in the peripheral region to form gate patterns in a dual poly-recess structure.

摘要翻译： 一种制造半导体器件的方法，包括：在分为单元区域和周边区域的衬底上形成第一导电类型的第一多晶硅层，所述第一多晶硅层覆盖所述周边区域并且打开所述单元区域的预定凹部; 使用第一多晶硅层作为蚀刻掩模蚀刻预定的凹部以形成凹部; 在形成所述凹部之后，在所述单元区域中的所述衬底上形成第二导电类型的第二多晶硅层和残留在所述周边区域中的所述第一多晶硅层; 选择性地去除在周边区域中剩余的第一多晶硅层上形成的第二多晶硅层; 平坦化细胞区域中的第二多晶硅层; 以及在所述单元区域中的所述第二多晶硅层和所述周边区域中的所述第一多晶硅层构图，以形成双重多凹槽结构中的栅极图案。

公开(公告)号：US20060138474A1

公开(公告)日：2006-06-29

申请号：US11181626

申请日：2005-07-13

申请人： Jae-Seon Yu ,  Phil-Goo Kong

发明人： Jae-Seon Yu ,  Phil-Goo Kong

IPC分类号： H01L31/112

CPC分类号： H01L29/66621 ,  H01L21/28061

摘要： A recess gate and a method for fabricating a semiconductor device with the same are provided. The recess gate includes: a substrate; a recess formed with a predetermined depth in a predetermined portion of the substrate; a gate insulation layer formed over the substrate with the recess; a gate polysilicon layer formed on the gate insulation layer; a gate metal layer being formed on the gate polysilicon layer and filling the recess; and a gate hard mask formed on the gate metal layer.

摘要翻译： 提供一种凹槽及其制造方法。 凹槽包括：基板; 在所述基板的预定部分中形成有预定深度的凹部; 在所述基板上形成有所述凹部的栅极绝缘层; 形成在栅极绝缘层上的栅极多晶硅层; 栅极金属层形成在所述栅极多晶硅层上并填充所述凹部; 以及形成在栅极金属层上的栅极硬掩模。

公开(公告)号：US07910438B2

公开(公告)日：2011-03-22

申请号：US11824295

申请日：2007-06-29

申请人： Yong-Tae Cho ,  Jae-Seon Yu

发明人： Yong-Tae Cho ,  Jae-Seon Yu

IPC分类号： H01L21/336

CPC分类号： H01L21/3065 ,  H01L21/0223 ,  H01L21/02252 ,  H01L21/28114 ,  H01L21/3083 ,  H01L21/3086 ,  H01L21/31662 ,  H01L29/66621

摘要： A method for fabricating a semiconductor device includes etching a substrate to form a first trench pattern, forming spacers over sidewalls of the first trench pattern, etching a bottom portion of the first trench pattern using the spacers as a barrier to form a second trench pattern, performing an isotropic etching on the second trench pattern to round sidewalls of the second trench pattern and form a bulb pattern, and forming a gate over a recess pattern including the first trench pattern, the rounded second trench pattern and the bulb pattern.

摘要翻译： 一种用于制造半导体器件的方法包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成间隔物，使用间隔物蚀刻第一沟槽图案的底部以形成第二沟槽图案， 对所述第二沟槽图案执行各向同性蚀刻以使所述第二沟槽图案的侧壁成圆形并形成灯泡图案，以及在包括所述第一沟槽图案，所述第二沟槽图案和所述灯泡图案的凹陷图案之上形成栅极。