公开(公告)号：US07752221B2

公开(公告)日：2010-07-06

申请号：US11649010

申请日：2007-01-03

申请人： Muralidhar Krishnaprasad ,  Meeten Bhavsar ,  Hui Ouyang

发明人： Muralidhar Krishnaprasad ,  Meeten Bhavsar ,  Hui Ouyang

IPC分类号： G06F7/00 ,  G06F17/30

CPC分类号： G06F17/30672

摘要： Systems, methods, and other embodiments associated with progressive relaxation across tiers of a search system are described. One system embodiment includes a first tier of computing components that stores search data that can be used to locate documents. The system embodiment may also include a second tier of computing components that also store search data that can be used to locate documents. The system may also include a query logic that receives a query and locates a set of items relevant to the query by selectively progressively relaxing a search across the search data stored at different levels until a threshold is met.

摘要翻译： 描述了与搜索系统的层的渐进放松相关联的系统，方法和其他实施例。 一个系统实施例包括存储可用于定位文档的搜索数据的第一层计算组件。 系统实施例还可以包括还存储可用于定位文档的搜索数据的第二层计算组件。 系统还可以包括查询逻辑，其接收查询并且通过选择性地逐渐放宽在不同级别存储的搜索数据中逐渐放宽查询，从而查找与查询相关的一组项目，直到满足阈值。

公开(公告)号：US08173504B2

公开(公告)日：2012-05-08

申请号：US12758491

申请日：2010-04-12

申请人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Hui Ouyang ,  Chi-Ming Yang

发明人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Hui Ouyang ,  Chi-Ming Yang

IPC分类号： H01L21/8238

CPC分类号： H01L21/823828 ,  H01L21/26513 ,  H01L21/26586 ,  H01L21/28035 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/4916 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

摘要： A method for fabricating an integrated device is disclosed. A polysilicon gate electrode layer is provided on a substrate. In an embodiment, a treatment is provided on the polysilicon gate electrode layer to introduce species in the gate electrode layer and form an electrically neutralized portion therein. Then, a hard mask layer with limited thickness is applied on the treated polysilicon gate electrode layer. A tilt angle ion implantation is thus performing on the substrate after patterning the hard mask layer and the treated polysilicon gate electrode to from a gate structure.

摘要翻译： 公开了一种用于制造集成器件的方法。 在基板上设置多晶硅栅电极层。 在一个实施例中，在多晶硅栅极电极层上提供处理以在栅电极层中引入物质并在其中形成电中和部分。 然后，将具有有限厚度的硬掩模层施加在经处理的多晶硅栅极电极层上。 因此，在将硬掩模层和经处理的多晶硅栅电极图案化之后，在栅极结构上对基板进行倾斜角度离子注入。

公开(公告)号：US08357574B2

公开(公告)日：2013-01-22

申请号：US12904633

申请日：2010-10-14

申请人： Ming-Hsi Yeh ,  Hsien-Hsin Lin ,  Hui Ouyang ,  Chi-Ming Yang

发明人： Ming-Hsi Yeh ,  Hsien-Hsin Lin ,  Hui Ouyang ,  Chi-Ming Yang

IPC分类号： H01L21/8238 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/3205

CPC分类号： H01L21/823807 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02639 ,  H01L21/28525 ,  H01L21/823814 ,  H01L29/66628

摘要： A method for fabricating an integrated device is disclosed. The disclosed method provides improved formation selectivity of epitaxial films over a pre-determined region designed for forming an epi film and a protective layer preferred not to form an epi, polycrystalline, or amorphous film thereon during an epi film formation process. In an embodiment, the improved formation selectivity is achieved by providing a nitrogen-rich protective layer to decrease the amount of growth epi, polycrystalline, or amorphous film thereon.

摘要翻译： 公开了一种用于制造集成器件的方法。 所公开的方法提供改进的外延膜的形成选择性，其在设计用于形成epi膜的预定区域和优选在外延膜形成工艺期间不在其上形成外延，多晶或非晶膜的保护层。 在一个实施方案中，通过提供富氮保护层以减少其上的生长外延，多晶或非晶膜的量来实现改进的地层选择性。

公开(公告)号：US08569185B2

公开(公告)日：2013-10-29

申请号：US12700862

申请日：2010-02-05

申请人： Matt Yeh ,  Hui Ouyang ,  Han-Pin Chung ,  Shiang-Bau Wang

发明人： Matt Yeh ,  Hui Ouyang ,  Han-Pin Chung ,  Shiang-Bau Wang

IPC分类号： H01L21/31 ,  H01L21/469 ,  H01L21/8238 ,  H01L21/425 ,  H01L21/3205 ,  H01L21/4763 ,  H01L21/44 ,  H01L21/027

CPC分类号： H01L21/823807 ,  H01L21/26586 ,  H01L21/823814 ,  H01L21/823828 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7848

摘要： A method for fabricating an integrated device is disclosed. In an embodiment, a hard mask layer with a limited thickness is formed over a gate electrode layer. A treatment is provided to the hard mask layer to make the hard mask layer more resistant to a wet etch solution. Then, a patterning is provided on the treated hard mask layer and the gate electrode to from a gate structure.

摘要翻译： 公开了一种用于制造集成器件的方法。 在一个实施例中，在栅极电极层上形成具有有限厚度的硬掩模层。 向硬掩模层提供处理以使硬掩模层对湿蚀刻溶液更具抗性。 然后，在经处理的硬掩模层和栅电极上提供从栅极结构构图。

公开(公告)号：US08563410B2

公开(公告)日：2013-10-22

申请号：US12625957

申请日：2009-11-25

申请人： Li-Te S. Lin ,  Meng Jun Wang ,  Ya Hui Chang ,  Hui Ouyang

发明人： Li-Te S. Lin ,  Meng Jun Wang ,  Ya Hui Chang ,  Hui Ouyang

IPC分类号： H01L21/3205

CPC分类号： H01L21/28026 ,  H01L21/28008 ,  H01L21/28123 ,  H01L21/32139 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating a semiconductor device is disclosed. The method includes forming at least one material layer over a substrate; performing an end-cut patterning process to form an end-cut pattern overlying the at least one material layer; transferring the end-cut pattern to the at least one material layer; performing a line-cut patterning process after the end-cut patterning process to form a line-cut pattern overlying the at least one material layer; and transferring the line-cut pattern to the at least one material layer.

公开(公告)号：US20120083088A1

公开(公告)日：2012-04-05

申请号：US13240025

申请日：2011-09-22

申请人： Ming-Hsuan Tsai ,  Chun-Fai Cheng ,  Hui Ouyang ,  Yuan-Hung Chiu ,  Yen-Ming Chen

发明人： Ming-Hsuan Tsai ,  Chun-Fai Cheng ,  Hui Ouyang ,  Yuan-Hung Chiu ,  Yen-Ming Chen

IPC分类号： H01L21/336

CPC分类号： H01L29/66515 ,  H01L21/265 ,  H01L21/26586 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： An integrated circuit device and method for manufacturing the integrated circuit device is disclosed. The disclosed method provides improved control over a surface proximity and tip depth of integrated circuit device. In an embodiment, the method achieves improved control by forming a doped region and a lightly doped source and drain (LDD) region in a source and drain region of the device. The doped region is implanted with a dopant type opposite the LDD region.

摘要翻译： 公开了一种用于制造集成电路器件的集成电路器件和方法。 所公开的方法提供对集成电路器件的表面接近度和尖端深度的改进的控制。 在一个实施例中，该方法通过在器件的源极和漏极区域中形成掺杂区域和轻掺杂源极和漏极（LDD）区域来实现改进的控制。 掺杂区域注入与LDD区域相反的掺杂剂类型。

公开(公告)号：US20110124134A1

公开(公告)日：2011-05-26

申请号：US12625957

申请日：2009-11-25

申请人： Li-Te S. Lin ,  Meng Jun Wang ,  Ya Hui Chang ,  Hui Ouyang

发明人： Li-Te S. Lin ,  Meng Jun Wang ,  Ya Hui Chang ,  Hui Ouyang

IPC分类号： H01L21/66 ,  H01L21/302

CPC分类号： H01L21/28026 ,  H01L21/28008 ,  H01L21/28123 ,  H01L21/32139 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating a semiconductor device is disclosed. The method includes forming at least one material layer over a substrate; performing an end-cut patterning process to form an end-cut pattern overlying the at least one material layer; transferring the end-cut pattern to the at least one material layer; performing a line-cut patterning process after the end-cut patterning process to form a line-cut pattern overlying the at least one material layer; and transferring the line-cut pattern to the at least one material layer.

摘要翻译： 公开了一种制造半导体器件的方法。 该方法包括在衬底上形成至少一个材料层; 执行端切割图案化工艺以形成覆盖所述至少一个材料层的端部切割图案; 将所述切割图案转印到所述至少一个材料层; 在切割图案化工艺之后进行线切割图案化工艺以形成覆盖至少一个材料层的线切割图案; 以及将所述切线图案转移到所述至少一个材料层。

公开(公告)号：US20100240204A1

公开(公告)日：2010-09-23

申请号：US12719532

申请日：2010-03-08

申请人： Matt YEH ,  Shun Wu Lin ,  Hui Ouyang

发明人： Matt YEH ,  Shun Wu Lin ,  Hui Ouyang

IPC分类号： H01L21/28 ,  H01L21/302 ,  B08B3/00

CPC分类号： H01L21/02068 ,  H01L21/823842 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545

摘要： A method for cleaning a diffusion barrier over a gate dielectric of a metal-gate transistor over a substrate is provided. The method includes cleaning the diffusion barrier with a first solution including at least one surfactant. The amount of the surfactant of the first solution is about a critical micelle concentration (CMC) or more. The diffusion barrier is cleaned with a second solution. The second solution has a physical force to remove particles over the diffusion barrier. The second solution is substantially free from interacting with the diffusion barrier.

摘要翻译： 提供了一种在衬底上清洁金属栅极晶体管的栅极电介质上的扩散阻挡层的方法。 该方法包括用包含至少一种表面活性剂的第一溶液清洗扩散阻挡层。 第一溶液的表面活性剂的量约为临界胶束浓度（CMC）或更高。 扩散阻挡层用第二种溶液清洗。 第二种解决方案具有去除扩散阻挡层上的颗粒的物理力。 第二溶液基本上不与扩散阻挡层相互作用。

公开(公告)号：US20070134917A1

公开(公告)日：2007-06-14

申请号：US11301917

申请日：2005-12-13

申请人： Tsai-Chun Li ,  Tsang-Jiuh Wu ,  Hui Ouyang

发明人： Tsai-Chun Li ,  Tsang-Jiuh Wu ,  Hui Ouyang

IPC分类号： H01L21/4763

CPC分类号： H01L21/76808 ,  H01L21/7681 ,  H01L21/76813

摘要： A partial-via-first dual-damascene method using a tri-layer resist method forms a first via hole through partial thickness of a dielectric layer, and forms a tri-layer resist structure on the dielectric layer to fill the first via hole with the bottom photoresist layer. A dry development process is performed to transfer a first opening on the top photoresist layer to the middle layer and the bottom photoresist layer, and expose the first via hole again, and remove the top photoresist layer. A dry etching process is then performed to form a second via hole under the first via hole and a trench over the second via hole. Finally a wet striping process is used to remove the remainder of the photoresist layer.

摘要翻译： 使用三层抗蚀剂法的部分通孔 - 第一双镶嵌法通过介电层的部分厚度形成第一通孔，并在介电层上形成三层抗蚀剂结构，以填充第一通孔 底部光刻胶层。 进行干式显影处理以将顶部光致抗蚀剂层上的第一开口转移到中间层和底部光致抗蚀剂层，并再次暴露第一通孔，并除去顶部光致抗蚀剂层。 然后执行干蚀刻工艺以在第一通孔下方形成第二通孔，并在第二通孔上形成沟槽。 最后，使用湿条纹工艺去除光致抗蚀剂层的其余部分。

公开(公告)号：US08415254B2

公开(公告)日：2013-04-09

申请号：US12275082

申请日：2008-11-20

申请人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Shu-Yuan Ku ,  Hui Ouyang

发明人： Matt Yeh ,  Fan-Yi Hsu ,  Shun Wu Lin ,  Shu-Yuan Ku ,  Hui Ouyang

IPC分类号： H01L21/302

CPC分类号： H01L21/32134 ,  H01L21/02071 ,  H01L21/28035 ,  H01L21/823828 ,  H01L21/82385 ,  H01L27/11 ,  H01L29/66583

摘要： A method is provided for fabricating a semiconductor device. The method includes removing a silicon material from a gate structure located on a substrate through a cycle including: etching the silicon material to remove a portion thereof, where the substrate is spun at a spin rate, applying a cleaning agent to the substrate, and drying the substrate; and repeating the cycle, where a subsequent cycle includes a subsequent spin rate for spinning the substrate during the etching and where the subsequent spin rate does not exceed the spin rate of the previous cycle.

摘要翻译： 提供了制造半导体器件的方法。 该方法包括通过循环从位于衬底上的栅极结构去除硅材料，包括：蚀刻硅材料以除去其中的一部分，其中衬底以旋转速率纺丝，向衬底施加清洁剂，并干燥 基材; 并重复该循环，其中随后的循环包括用于在蚀刻期间旋转衬底的随后旋转速率，并且其中随后的旋转速率不超过先前循环的旋转速率。