公开(公告)号：US20060267078A1

公开(公告)日：2006-11-30

申请号：US11141254

申请日：2005-05-31

申请人： Ricardo Mikalo ,  Erwin Schroer ,  Gunther Wein ,  Jens-Uwe Sachse ,  Mark Isler ,  Jan-Malte Schley ,  Christoph Kleint

发明人： Ricardo Mikalo ,  Erwin Schroer ,  Gunther Wein ,  Jens-Uwe Sachse ,  Mark Isler ,  Jan-Malte Schley ,  Christoph Kleint

IPC分类号： H01L29/788 ,  H01L21/336

CPC分类号： H01L29/792 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/66833

摘要： An oxidized region is arranged between a substrate of semiconductor material and a nitride liner, which covers wordline stacks of a memory cell array and intermediate areas of the substrate, and is provided to separate the nitride liner both from the substrate and from a memory layer sequence of dielectric materials that is provided for charge-trapping. The nitride liner is used as an etching stop layer in the formation of sidewall spacers used in a peripheral area to produce source/drain junctions of transistors of the addressing circuitry.

摘要翻译： 氧化区域布置在半导体材料的衬底和氮化物衬垫之间，其覆盖存储单元阵列的字线堆叠和衬底的中间区域，并且被提供以将氮化物衬垫与衬底和存储器层序列分离 的电介质材料，用于电荷捕获。 氮化物衬垫在形成用于外围区域的侧壁间隔物中用作蚀刻停止层，以产生寻址电路的晶体管的源极/漏极结。

公开(公告)号：US20050275059A1

公开(公告)日：2005-12-15

申请号：US11145509

申请日：2005-06-03

申请人： Ricardo Mikalo ,  Christoph Ludwig ,  Pascal Deconinck ,  Jan-Malte Schley ,  Mark Isler ,  Jens-Uwe Sachse

发明人： Ricardo Mikalo ,  Christoph Ludwig ,  Pascal Deconinck ,  Jan-Malte Schley ,  Mark Isler ,  Jens-Uwe Sachse

IPC分类号： H01L21/74 ,  H01L21/76 ,  H01L21/763 ,  H01L29/00

CPC分类号： H01L21/763 ,  H01L21/743

摘要： Isolation trench arrangement, which isolates adjacent semiconductor structures (1), (2), an isolation trench (3) being formed in such a way that it penetrates from a substrate surface into the substrate volume (0) and has at least one insulating substance (20) and at least one conductive substance (21), and the conductive substance (21) is electrically conductively connected to the substrate (0) via an electrically conductive connection (22).

摘要翻译： 隔离沟槽布置，其隔离相邻的半导体结构（1），（2），隔离沟槽（3），其形成为使得其从衬底表面穿透到衬底体积（0）中并且具有至少一个绝缘物质 （20）和至少一个导电物质（21），并且所述导电物质（21）经由导电连接（22）导电地连接到所述基板（0）。

公开(公告)号：US07411837B2

公开(公告)日：2008-08-12

申请号：US11600425

申请日：2006-11-16

申请人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

发明人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

IPC分类号： G11C11/34 ,  G11C16/06 ,  G11C16/04

CPC分类号： G11C11/5671 ,  G11C16/0475 ,  G11C16/26

摘要： A method is provided for operating an electrical writable and erasable memory cell, which has a channel region that can be operated in a first and a second direction, wherein information is stored as the difference of an effective parameter.

摘要翻译： 提供了一种用于操作电可写和可擦除存储单元的方法，其具有可以在第一和第二方向上操作的通道区域，其中信息被存储为有效参数的差异。

公开(公告)号：US07145807B2

公开(公告)日：2006-12-05

申请号：US11072694

申请日：2005-03-04

申请人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

发明人： Joachim Deppe ,  Mark Isler ,  Christoph Ludwig ,  Jens-Uwe Sachse ,  Jan-Malte Schley ,  Ricardo Pablo Mikalo

IPC分类号： G11C11/34 ,  G11C16/06 ,  G11C16/04

CPC分类号： G11C11/5671 ,  G11C16/0475 ,  G11C16/26

摘要： A method is provided for operating an electrical writable and erasable memory cell, which has a channel region that can be operated in a first and a second direction, wherein information is stored as the difference of an effective parameter.

摘要翻译： 提供了一种用于操作电可写和可擦除存储单元的方法，其具有可以在第一和第二方向上操作的通道区域，其中信息被存储为有效参数的差异。

公开(公告)号：US20060054964A1

公开(公告)日：2006-03-16

申请号：US10941752

申请日：2004-09-15

申请人： Mark Isler ,  Jan-Malte Schley ,  Jens-Uwe Sachse ,  Pascal Deconinck ,  Ricardo Mikalo

发明人： Mark Isler ,  Jan-Malte Schley ,  Jens-Uwe Sachse ,  Pascal Deconinck ,  Ricardo Mikalo

IPC分类号： H01L29/76

CPC分类号： H01L27/115 ,  H01L27/11568

摘要： A semiconductor device comprises a transistor body of boron doped semiconductor substrate and a conterminous isolating area formed of insulating material, wherein an oxy-nitride layer is between the transistor body and the isolating area. This invention can be used in a transistor body for example in an NROM cell.

摘要翻译： 半导体器件包括硼掺杂半导体衬底的晶体管体和由绝缘材料形成的连续隔离区，其中氧化氮化物层位于晶体管本体与隔离区之间。 本发明可用于例如在NROM单元中的晶体管体。

公开(公告)号：US07094637B2

公开(公告)日：2006-08-22

申请号：US10694593

申请日：2003-10-27

申请人： Olaf Storbeck ,  Wilhelm Kegel ,  Jens-Uwe Sachse ,  Michael Stadtmüller ,  Regina Hayn ,  Erwin Schoer ,  Georg Roters ,  Steffen Frigge

发明人： Olaf Storbeck ,  Wilhelm Kegel ,  Jens-Uwe Sachse ,  Michael Stadtmüller ,  Regina Hayn ,  Erwin Schoer ,  Georg Roters ,  Steffen Frigge

IPC分类号： H01L21/337

CPC分类号： H01L21/32105 ,  H01L21/28061

摘要： During a selective oxidation of gate structures that includes a polycrystalline silicon layer and a tungsten layer, which is known per se, a vapor deposition of tungsten oxide is prevented or at least greatly reduced by a special process. The gate structure is acted on by a hydrogen-containing, nonaqueous inert gas before and, if appropriate, after a treatment step with a hydrogen/water mixture.

摘要翻译： 在包括本身已知的多晶硅层和钨层的栅极结构的选择性氧化期间，通过特殊工艺防止或至少大大降低了氧化钨的气相沉积。 栅极结构在氢/水混合物的处理步骤之前和（如果合适的话）之后由含氢非水惰性气体起作用。

公开(公告)号：US20060105584A1

公开(公告)日：2006-05-18

申请号：US10524871

申请日：2003-07-25

申请人： Georg Roters ,  Steffen Frigge ,  Sing Tay ,  Yao Zhi Hu ,  Regina Hayn ,  Jens-Uwe Sachse ,  Erwin Schoer ,  Wilhelm Kegel

发明人： Georg Roters ,  Steffen Frigge ,  Sing Tay ,  Yao Zhi Hu ,  Regina Hayn ,  Jens-Uwe Sachse ,  Erwin Schoer ,  Wilhelm Kegel

IPC分类号： H01L21/324

CPC分类号： H01L21/67115 ,  H01L21/28247 ,  H01L21/32105

摘要： A device for thermally treating semiconductor wafers having at least one silicon layer to be oxidized and a metal layer, preferably a tungsten layer, which is not to be oxidized. The inventive device comprises the following: at least one radiation source; a treatment chamber receiving the substrate, with at least one wall part located adjacent to the radiation sources and which is substantially transparent for the radiation of said radiation source; and at least one cover plate between the substrate and the wall part of the treatment chamber located adjacent to the radiation sources, the dimensions of said cover plate being selected such that it fully covers the transparent wall part of the treatment chamber in relation to the substrate in order to prevent material, comprising a metal, metal oxide or metal hydroxide such as tungsten, tungsten oxide or tungsten hydroxide, from said substrate from becoming deposited on or evaporating onto the transparent wall part of the treatment chamber.

摘要翻译： 一种用于热处理半导体晶片的装置，其具有至少一个待氧化的硅层和不被氧化的金属层，优选钨层。 本发明的装置包括：至少一个辐射源; 接收衬底的处理室，其中至少一个壁部分位于辐射源附近，并且对于所述辐射源的辐射基本上是透明的; 以及至少一个覆盖板，位于基板与位于辐射源附近的处理室的壁部分之间，所述盖板的尺寸被选择为使得其相对于基板完全覆盖处理室的透明壁部分 为了防止包含来自所述衬底的金属，金属氧化物或金属氢氧化物如钨，氧化钨或氢氧化钨的材料沉积在或蒸发到处理室的透明壁部分上。

公开(公告)号：US06528384B2

公开(公告)日：2003-03-04

申请号：US09811800

申请日：2001-03-19

申请人： Gustav Beckmann ,  Moritz Haupt ,  Anke Krasemann ,  Alexandra Lamprecht ,  Dietmar Ottenwälder ,  Jens-Uwe Sachse ,  Martin Schrems

发明人： Gustav Beckmann ,  Moritz Haupt ,  Anke Krasemann ,  Alexandra Lamprecht ,  Dietmar Ottenwälder ,  Jens-Uwe Sachse ,  Martin Schrems

IPC分类号： H01L2120

CPC分类号： H01L27/1087 ,  H01L21/223

摘要： A method for manufacturing a trench capacitor uses a low-pressure gas phase doping for forming a buried plate as a capacitor plate. The use of the low-pressure gas phase doping reduces process costs and improves capacitor properties.

摘要翻译： 用于制造沟槽电容器的方法使用低压气相掺杂来形成掩埋板作为电容器板。 使用低压气相掺杂降低了工艺成本并改善了电容器性能。

公开(公告)号：US07935608B2

公开(公告)日：2011-05-03

申请号：US12131794

申请日：2008-06-02

申请人： Frank Heinrichsdorff ,  Nicolas Nagel ,  Jens-Uwe Sachse ,  Andreas Voerckel ,  Dominik Olligs ,  Torsten Mueller

发明人： Frank Heinrichsdorff ,  Nicolas Nagel ,  Jens-Uwe Sachse ,  Andreas Voerckel ,  Dominik Olligs ,  Torsten Mueller

IPC分类号： H01L21/76

CPC分类号： H01L27/1203 ,  H01L21/28273 ,  H01L21/84 ,  H01L27/11517 ,  H01L29/66825 ,  H01L29/7881

摘要： A method for manufacturing an integrated circuit including at least one storage cell is provided. The method includes providing a substrate having a first and second side, and a plurality of parallel trenches so that a dividing wall is formed between adjacent trenches, filling the trenches with an insulating compound, providing a first insulating layer having a first and second side on the top surface of the dividing wall, wherein the first side is arranged on the substrate's first side, providing a first conductive layer having a first and second side, wherein the first side is arranged on the insulating layer's second side, wherein the conductive layer protrudes from the substrate surface, providing a second conductive layer having a first and second side, wherein the first side is located on the first conductive layer's second side, and removing parts of the second conductive layer by an anisotropic etching means.

摘要翻译： 提供了一种用于制造包括至少一个存储单元的集成电路的方法。 该方法包括提供具有第一和第二侧面以及多个平行沟槽的衬底，使得在相邻沟槽之间形成分隔壁，用绝缘化合物填充沟槽，从而提供第一和第二侧面的第一绝缘层 分隔壁的上表面，其中第一侧布置在基板的第一侧上，提供具有第一和第二侧的第一导电层，其中第一侧布置在绝缘层的第二侧上，其中导电层突出 从基板表面提供具有第一和第二侧面的第二导电层，其中第一侧位于第一导电层的第二侧上，并通过各向异性蚀刻装置去除第二导电层的部分。

公开(公告)号：US20090294825A1

公开(公告)日：2009-12-03

申请号：US12131794

申请日：2008-06-02

申请人： Frank Heinrichsdorff ,  Nicolas Nagel ,  Jens-Uwe Sachse ,  Andreas Voerckel ,  Dominik Olligs ,  Torsten Mueller

发明人： Frank Heinrichsdorff ,  Nicolas Nagel ,  Jens-Uwe Sachse ,  Andreas Voerckel ,  Dominik Olligs ,  Torsten Mueller

IPC分类号： H01L29/788 ,  H01L21/336

CPC分类号： H01L27/1203 ,  H01L21/28273 ,  H01L21/84 ,  H01L27/11517 ,  H01L29/66825 ,  H01L29/7881

摘要： A method for manufacturing an integrated circuit including at least one storage cell is provided. The method includes providing a substrate having a first and second side, and a plurality of parallel trenches so that a dividing wall is formed between adjacent trenches, filling the trenches with an insulating compound, providing a first insulating layer having a first and second side on the top surface of the dividing wall, wherein the first side is arranged on the substrate's first side, providing a first conductive layer having a first and second side, wherein the first side is arranged on the insulating layer's second side, wherein the conductive layer protrudes from the substrate surface, providing a second conductive layer having a first and second side, wherein the first side is located on the first conductive layer's second side, and removing parts of the second conductive layer by an anisotropic etching means.

摘要翻译： 提供了一种用于制造包括至少一个存储单元的集成电路的方法。 该方法包括提供具有第一和第二侧面以及多个平行沟槽的衬底，使得在相邻沟槽之间形成分隔壁，用绝缘化合物填充沟槽，从而提供第一和第二侧面的第一绝缘层 分隔壁的上表面，其中第一侧布置在基板的第一侧上，提供具有第一和第二侧的第一导电层，其中第一侧布置在绝缘层的第二侧上，其中导电层突出 从基板表面提供具有第一和第二侧面的第二导电层，其中第一侧位于第一导电层的第二侧上，并通过各向异性蚀刻装置去除第二导电层的部分。